一種低匹配線電容的TCAM單元制造技術

本發明專利技術涉及一種TCAM單元，一種低匹配線電容的TCAM單元，包括MOS管MN1、MN2、MN3、MN4、MN5及反相器T1、T2、T3、T4，所述T1輸出端與T2輸入端相連作為存儲數據D端，T1輸入端與T2輸出端相連作為D#端，MN1柵極與D#端相連，MN2柵極與D端相連；T3輸出端與T4輸入端相連作為屏蔽位M端，T3輸入端與T4輸出端相連作為M#端；MN3柵極與M#端相連，源極分別與MN1、MN2漏極相連，MN4柵極與M端相連，源極接地，MN3、MN4漏極相連并與MN5柵極相連，源極接地，漏極與匹配線ML相連。本發明專利技術TCAM單元的匹配線等效電容僅為傳統NOR型TCAM單元匹配線等效電容的1/4，大大降低了匹配線功耗。另外，由于D和D#互補，避免了兩個MOS管之間短路問題的發生。

【技術實現步驟摘要】

本專利技術涉及一種TCAM單元，更具體地說，涉及一種低匹配線電容的TCAM單元。
技術介紹
根據工作原理不同，TCAM單元分為NAND型單元和NOR型單元。傳統NOR型TCAM單 元如圖2所示，其匹配線的等效電容為4倍漏區電容，而匹配線功耗與匹配線等效電容成正 比，造成傳統NOR型TCAM單元的匹配線功耗較大；根據參考文獻 Mohan, N.，&Sachdev，M. (2007). Low-capacitance and charge-shared match lines for low-energy high-performance TCAMs. Solid-State Circuits, IEEE Journal of, 42(9) ,2054-2060.中 所提出的一種低匹配線電容TCAM單元，如圖3所示。在運用參考文獻B.-D. Yang，L.-S. Kim. A Low-Power CAM Using Pulsed NAND-NOR MatchLine and Charge-Recycling Search-Line Driver. IEEE J. Solid-State Circuits. Aug. 2005,40 (8):1736-1744 及參 考文獻 Zhang, J. W.，Ye, Υ· Z.，Liu, B. D.，&Guan，F. (2009, May) · Self-timed charge recycling search-line drivers in content-addressable memories. In Circuits and Systems, 2009. ISCAS 2009.IEEE International Symposium on (pp. 3070-3073) .IEEE.中 所提出的電荷重利用搜索線方案時，由于SL和SL#分別與MOS管MNl、MN2柵極相連，在電 荷共享階段，SL和SL#都變為Vdd/2,與D和D#相連的MOS管MNl、MN2同時開啟，D與D# 存在一個直流通路，這不僅增加了大量功耗，同時還可能改變D或者D#的狀態。
技術實現思路
為了克服現有技術中存在的不足，本專利技術目的是提供一種低匹配線電容的TCAM 單元。該TCAM單元，其匹配線等效電容僅為傳統NOR型TCAM單元的匹配線等效電容的1/4， 大大降低了匹配線功耗。另外，采用本專利技術的TCAM單元，由于D和D#是互補的，D#和D分 別與麗1和麗2的柵極相連，在運用電荷重利用搜索線方案時，MOS管麗1、麗2在同一時刻， 只有一個是處于開啟狀態，因此避免了兩個MOS管之間短路問題的發生。 為了實現上述專利技術目的，解決現有技術中所存在的問題，本專利技術采取的技術方案 是：一種低匹配線電容的TCAM單元，包括第1、2、3、4、5M0S管麗1、麗2、麗3、MN4、麗5及第 1、2、3、4反相器T1、T2、T3、T4,所述第1反相器Tl輸出端與第2反相器T2輸入端相連作為 存儲數據D端，所述第1反相器Tl輸入端與第2反相器T2輸出端相連作為D#端，所述D# 端是D端的邏輯非，所述第1M0S管MNl柵極與D#端相連、源極與搜索數據SL端相連，所述 第2M0S管麗2柵極與D端相連、源極與SL#端相連，所述SL#端是SL端的邏輯非；所述第 3反相器T3輸出端與第4反相器T4輸入端相連作為屏蔽位M端，所述第3反相器T3輸入 端與第4反相器T4輸出端相連作為M#端，所述M#端是M端的邏輯非；所述第3M0S管麗3 柵極與M#端相連，源極分別與第I、2M0S管麗1、麗2漏極相連，所述第4M0S管MM柵極與M 端相連，源極直接接地，所述第3、4M0S管MN3、MM漏極相連并與第5M0S管MN5柵極相連， 用于控制下拉邏輯，所述第5M0S管MN5源極直接接地，漏極與匹配線ML相連。 本專利技術有益效果是：一種低匹配線電容的TCAM單元，包括第1、2、3、4、5M0S管 麗1、麗2、麗3、MN4、麗5及第1、2、3、4反相器Tl、T2、T3、T4,所述第1反相器Tl輸出端與 第2反相器T2輸入端相連作為存儲數據D端，所述第1反相器Tl輸入端與第2反相器T2 輸出端相連作為D#端，所述D#端是D端的邏輯非，所述第IMOS管麗1柵極與D#端相連、 源極與搜索數據SL端相連，所述第2M0S管MN2柵極與D端相連、源極與SL#端相連，所述 SL#端是SL端的邏輯非；所述第3反相器T3輸出端與第4反相器T4輸入端相連作為屏蔽 位M端，所述第3反相器T3輸入端與第4反相器T4輸出端相連作為M#端，所述M#端是M 端的邏輯非；所述第3M0S管麗3柵極與M#端相連，源極分別與第1、2M0S管麗1、麗2漏極 相連，所述第4M0S管MM柵極與M端相連，源極直接接地，所述第3、4M0S管MN3、MM漏極 相連并與第5M0S管麗5柵極相連，用于控制下拉邏輯，所述第5M0S管麗5源極直接接地， 漏極與匹配線ML相連。與已有技術相比，本專利技術的TCAM單元，其匹配線等效電容僅為傳統 NOR型TCAM單元的匹配線等效電容的1/4,大大降低了匹配線功耗。另外，采用本專利技術的 TCAM單元，由于D和D#是互補的，D#和D分別與麗1和麗2的柵極相連，在運用電荷重利 用搜索線方案時，MOS管MN1、MN2在同一時刻，只有一個是處于開啟狀態，因此避免了兩個 MOS管之間短路問題的發生?！靖綀D說明】 圖1是本專利技術TCAM單元電路原理圖。 圖2是傳統NOR型TCAM單元電路原理圖。 圖3是低功耗匹配線TCAM單元電路原理圖?！揪唧w實施方式】 下面結合附圖對本專利技術作進一步說明。 如圖1所示，一種低匹配線電容的TCAM單元，包括第1、2、3、4、5103管麗1、麗2、 MN3、MN4、MN5及第1、2、3、4反相器1'1、了2、了3、了4，所述第1反相器11輸出端與第2反相器 T2輸入端相連作為存儲數據D端，所述第1反相器Tl輸入端與第2反相器T2輸出端相連 作為D#端，所述D#端是D端的邏輯非，所述第IMOS管麗1柵極與D#端相連、源極與搜索 數據SL端相連，所述第2M0S管麗2柵極與D端相連、源極與SL#端相連，所述SL#端是SL 端的邏輯非；所述第3反相器T3輸出端與第4反相器T4輸入端相連作為屏蔽位M端，所 述第3反相器T3輸入端與第4反相器T4輸出端相連作為M#端，所述M#端是M端的邏輯 非；所述第3M0S管麗3柵極與M#端相連，源極分別與第1、2M0S管麗1、麗2漏極相連，所 述第4M0S管MM柵極與M端相連，源極直接接地，所述第3、4M0S管麗3、MN4漏極相連并與 第5M0S管麗5柵極相連，用于控制下拉邏輯，所述第5M0S管麗5源極直接接地，漏極與匹 配線ML相連。本專利技術TCAM單元匹配線的等效電容為一個漏區電容Cd，而傳統NOR型TCAM 單元如圖2所示，其匹配線的等效電容為4倍漏區電容4Cd。功耗通過公式（1)表示： P=CifCloadVddVswing (1) 式中：α表示開關活動因子，f表示工作頻率，(：1￡^表示負載電容，V dd表示電源電 壓，Vswing表示信號電壓擺幅。由此可見，在相同匹配線結本文檔來自技高網...

【技術保護點】
一種低匹配線電容的TCAM單元，包括第1、2、3、4、5MOS管MN1、MN2、MN3、MN4、MN5及第1、2、3、4反相器T1、T2、T3、T4，其特征在于：所述第1反相器T1輸出端與第2反相器T2輸入端相連作為存儲數據D端，所述第1反相器T1輸入端與第2反相器T2輸出端相連作為D#端，所述D#端是D端的邏輯非，所述第1MOS管MN1柵極與D#端相連、源極與搜索數據SL端相連，所述第2MOS管MN2柵極與D端相連、源極與SL#端相連，所述SL#端是SL端的邏輯非；所述第3反相器T3輸出端與第4反相器T4輸入端相連作為屏蔽位M端，所述第3反相器T3輸入端與第4反相器T4輸出端相連作為M#端，所述M#端是M端的邏輯非；所述第3MOS管MN3柵極與M#端相連，源極分別與第1、2MOS管MN1、MN2漏極相連，所述第4MOS管MN4柵極與M端相連，源極直接接地，所述第3、4MOS管MN3、MN4漏極相連并與第5MOS管MN5柵極相連，用于控制下拉邏輯，所述第5MOS管MN5源極直接接地，漏極與匹配線ML相連。

【技術特征摘要】

【專利技術屬性】
技術研發人員：張建偉，鄭善興，吳國強，陳曉明，丁秋紅，滕飛，馬萬里，李佳琪，王政操，郝文凱，
申請(專利權)人：大連理工大學，
類型：發明
國別省市：遼寧;21