一種裝置，包括：互補金屬氧化物半導體(CMOS)反相器，該反相器包括n溝道金屬氧化物半導體場效應晶體管(MOSFET)；以及p溝道MOSFET，其中，n溝道MOSFET中的溝道的材料和p溝道MOSFET中的溝道的材料經受雙軸向拉伸應變。一種方法，包括：形成n溝道金屬氧化物半導體場效應晶體管(MOSFET)；形成p溝道MOSFET；以及連接n溝道MOSFET和p溝道MOSFET的柵極電極，并且連接n溝道MOSFET和p溝道MOSFET的漏極區，其中，n溝道MOSFET中的溝道的材料和p溝道MOSFET中的溝道的材料經受雙軸向拉伸應變。
【技術實現步驟摘要】
【國外來華專利技術】
半導體器件。
技術介紹
對于過去的十幾年，集成電路中的部件的縮放已經成為了在日益增長的半導體產業背后的驅動力。縮放至越來越小的部件實現了半導體芯片的有限區域(real estate)上增大密度的功能單元。例如，縮小的晶體管尺寸允許在芯片上含有增加數量的存儲器件，引起了具有增大容量的產品的制造。然而，對日益增大的容量的推動并不是沒有問題的。對每個器件的性能進行優化的必要性變得日益顯著。期望增加載流子遷移率(超過硅的載流子遷移率)以繼續縮放晶體管器件(包括互補金屬氧化物半導體(CMOS)反相器)并產生提高的性能和較低的功率。諸如III-V族化合物半導體材料之類的有前途的材料為n溝道金屬氧化物半導體場效應晶體管(MOSFET)提供高的電子遷移率，并且鍺基材料為p溝道MOSFET提供高的空穴遷移率。由于III-V族化合物半導體材料與鍺材料之間的差異，因此在針對亞-10納米(nm)節點幾何結構的高度縮放的CMOS反相器中，在硅上集成兩個獨立的系統存在重大挑戰。此外，期望包括有緩沖層、柵極疊置體、接觸部等等的薄膜疊置體對于III-V族化合物半導體和鍺是不同的，鍺進一步增加了集成用于經縮放的CMOS的這些不同的溝道材料的復雜性。附圖說明圖1示出了CMOS反相器的實施例的俯視、側視透視圖。圖2示出了CMOS反相器的另一個實施例。圖3例示了根據一個實施方式的計算設備。具體實施方式描述了半導體器件以及用于形成和使用半導體器件的方法。還描述了CMOS實施方式(CMOS反相器)的n溝道MOSFET和p溝道MOSFET器件的共同集成，其中，每個晶體管器件都包括經受雙軸向拉伸應變的溝道材料。在一個實施例中，n溝道MOSFET和p溝道MOSFET由共同的(common)溝道材料構成，該共同的溝道材料經受雙軸向拉伸應變。在一個實施例中，共同的材料是鍺材料。圖1示出了CMOS反相器的俯視、側視透視圖。在該實施例中，反相器100包括p溝道MOSFET 130和n溝道MOSFET 140。在該實施例中，p溝道MOSFET 130和n溝道MOSFET 140中的每個都是平面器件。在圖1中例示出的實施例中，p溝道MOSFET 130和n溝道MOSFET 140中的每個都形成在襯底110上。襯底110例如是單晶硅襯底或絕緣體上硅(SOI)襯底。上層的硅襯底110是緩沖層120。P溝道MOSFET 130和n溝道MOSFET 140分別形成在緩沖層120上，并且例如通過諸如氧化物之類的電介質材料的淺溝槽隔離(STI)結構150分隔開。P溝道MOSFET 130包括柵極電極132、源極區134、漏極區135和被布置在源極區134與漏極區135之間、柵極電極132下方的溝道136。柵極電極132通過被布置在溝道之間的柵極電介質(例如，具有大于二氧化硅(高K材料)的介電常數的電介質材料)而與溝道136分隔開。N溝道MOSFET 140包括柵極電極142、源極區144、漏極區145以及被布置在源極區144與漏極區145之間的溝道146。柵極電極142通過被布置在溝道區之間的例如高K電介質材料的柵極電介質而與溝道區分隔開。P溝道MOSFET 130包括適當地摻雜的或構成p型材料的漏極區135、源極區134、以及柵極電極132。N溝道MOSFET 140包括適當地摻雜的或構成n型材料的漏極區145、源極區144、以及柵極電極142。通過如所例示的將p溝道MOSFET 130的漏極區135連接到n溝道MOSFET 140的漏極區145以及連接每個柵極電極來形成CMOS反相器100。在一個實施例中，緩沖層120被選擇為其材料的晶格常數高于p溝道MOSFET 130的溝道136和n溝道MOSFET 140的溝道146的材料的晶格常數。如所例示的，溝道136和溝道146被布置在緩沖層120上。材料之間的晶格常數的差異將在溝道136和溝道146中的每個溝道中產生雙軸向拉伸應變。在一個實施例中，用于溝道區136的材料和用于溝道146的材料是共同的。用于這些溝道的代表性的共同的材料是鍺。鍺中的雙軸向拉伸應變針對電子和空穴兩者修改其帶結構和載流子的有效質量(遷移率)。在一個實施例中，具有大于鍺的晶格常數的用于緩沖層120的材料是III-V族化合物半導體材料，例如磷化銦鎵(InGaP)。在一個實施例中，雙軸向拉伸應變水平大于百分之1.5。用于形成諸如反相器100之類的CMOS反相器的一種技術是在襯底110上外延地或以其它方式沉積緩沖層120。應當意識到，在鍺上施加(impart)至少百分之1.5的雙軸向拉伸應變的用于緩沖層120的期望的材料可以類似地在襯底110上施加應變。為了減小或抑制襯底110上的任何應變，可以使用漸變式緩沖層，例如在溝道界面處具有其最大的晶格常數的漸變的III-V族化合物半導體(例如，InGaP)。在形成緩沖層120之后，例如可以通過外延沉積來形成溝道136和溝道236以及結區(源極區134和漏極區135以及源極區234和漏極區235)。隨后可以針對按照期望摻雜的個體器件和每個器件(柵極電極132、柵極電極232)來引入柵極電介質和柵極電極。制造漏極區與電極之間的接觸部以形成CMOS反相器。圖2示出了例如在CMOS反相器中的集成的p溝道MOSFET和n溝道MOSFET的另一個實施例。在該實施例中，p溝道MOSFET和n溝道MOSFET均為非平面器件，具體而言，為納米線或納米帶器件。參考圖2，反相器200包括n溝道MOSFET結構230，其包括柵極電極部分232A、232B、232C和232D；源極區234；漏極區235；以及分別被布置在柵極電極之間的溝道236A、236B和236C。CMOS反相器200還包括n溝道MOSFET結構240，其包括柵極電極部分242A、242B、242C和242D；源極區244；漏極區245；以及被布置在柵極電極部分中的相應的柵極電極部分之間的溝道246A、246B和246C。對于p溝道MOSFET結構230，柵極電極部分232A-232D中的每個柵極電極部分都通過諸如高K電介質之類的柵極電介質材料與相應的溝道(溝道236A-236C)分隔開，并且柵極電極和源極區和漏極區被摻雜為p型或構成p型。類似地，n溝道MOSFET 240中的柵極電極部分242A-242D通過柵極電介質材料(例如，高介電常數材料)與溝道246A-246C中的相應的溝道分隔開，并且柵極電極部分和源極區和漏極區被摻雜為n型或構成n型。通過將p溝道MOSFET結構230的漏極區235連接到n溝道MOSFET結構240的漏極區245以及連接該結構的柵極電極來例示CMOS反相器。在一個實施例中，用于p溝道MOSFET結構230的溝道236A-236C的材料和用于n溝道MOSFET結構240的溝道246A-246C的材料均經受雙軸向拉伸應變。在一個實施例中，用于p溝道MOSFET結構230和n溝道MOSFET結構240兩者的這些溝道的材料是共同的或相同的。代表性的材料是鍺。在一個實施例中，通過柵極電極部分在溝道上施加雙軸向拉伸應變。用于柵極電極的代表性材料包括氮化鈦(TiN)和氮化鉭(TaN)。對于如圖2中所示由納米帶構件構成的溝道，在一個實施本文檔來自技高網...
【技術保護點】
一種裝置，包括：互補金屬氧化物半導體(CMOS)反相器，所述CMOS反相器包括n溝道金屬氧化物半導體場效應晶體管(MOSFET)和p溝道MOSFET，其中，所述n溝道MOSFET中的溝道的材料和所述p溝道MOSFET中的溝道的材料均經受雙軸向拉伸應變。
【技術特征摘要】
【國外來華專利技術】1.一種裝置，包括：互補金屬氧化物半導體(CMOS)反相器，所述CMOS反相器包括n溝道金屬氧化物半導體場效應晶體管(MOSFET)和p溝道MOSFET，其中，所述n溝道MOSFET中的溝道的材料和所述p溝道MOSFET中的溝道的材料均經受雙軸向拉伸應變。2.根據權利要求1所述的裝置，其中，所述n溝道MOSFET中的溝道的材料和所述p溝道MOSFET中的溝道的材料是相同的。3.根據權利要求1所述的裝置，其中，所述n溝道MOSFET中的溝道的材料和所述p溝道MOSFET中的溝道的材料均是鍺。4.根據權利要求1所述的裝置，其中，所述n溝道MOSFET和所述p溝道MOSFET中的每個MOSFET的溝道都被布置在緩沖層上，并且所述緩沖層包括具有比所述n溝道MOSFET中的溝道的材料和所述p溝道MOSFET中的溝道的材料的晶格常數大的晶格常數的材料。5.根據權利要求4所述的裝置，其中，所述緩沖層的材料包括III-V族化合物半導體材料。6.根據權利要求4所述的裝置，其中，所述n溝道MOSFET和所述p溝道MOSFET是平面晶體管。7.根據權利要求1所述的裝置，其中，所述n溝道MOSFET中的溝道的材料和所述p溝道MOSFET中的溝道的材料的晶格常數均小于相應的柵極電極的材料的晶格常數。8.根據權利要求7所述的裝置，其中，所述相應的柵極電極具有大于100納米的長度。9.一種裝置，包括：n溝道金屬氧化物半導體場效應晶體管(MOSFET)，所述n溝道MOSFET包括柵極電極、源極區、漏極區和溝道；以及p溝道MOSFET，所述p溝道MOSFET包括柵極電極、源極區、漏極區和溝道，其中，所述n溝道MOSFET的柵極電極耦合到所述p溝道MOSFET的柵極電極，并且所述n溝道MOSFET的漏極耦合到所述p溝道MOSFET的漏極，并且其中，所述n溝道MOSFET中的溝道的材料和所述p溝道MOSFET中的溝道的材料是共同的，并且經受雙軸向拉伸應變。10.根據權利要求9所述的裝置，其中，所述n溝道MOSFET中的溝道和所述p溝道MOSFET中的溝道的共同的材料是鍺。11.根據權利要求1所述的裝置，其中，所述n溝道MOSFET和所述p溝道MOSFET中的每個MOSFET的溝道都被布置在...
【專利技術屬性】
技術研發人員：P·馬吉，N·慕克吉，R·皮拉里塞，W·拉赫馬迪，R·S·周，
申請(專利權)人：英特爾公司，
類型：發明
國別省市：美國;US
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。