應(yīng)用于RS-485接收端的遲滯比較器制造技術(shù)

本發(fā)明專(zhuān)利技術(shù)公開(kāi)了一種應(yīng)用于RS-485接收端的遲滯比較器，包括分壓電路，折疊式共源共柵運(yùn)放，極性交換開(kāi)關(guān)和遲滯電壓控制電路，分壓電路用于對(duì)遲滯比較器的兩個(gè)輸入信號(hào)進(jìn)行電平線性位移，便于后續(xù)電路處理；折疊式共源共柵運(yùn)放與所述分壓電路相連，對(duì)電平位移后的兩個(gè)信號(hào)進(jìn)行比較；極性交換開(kāi)關(guān)處于所述折疊式共源共柵運(yùn)放中，根據(jù)外部極性檢測(cè)系統(tǒng)的數(shù)字輸出結(jié)果，對(duì)比較器極性進(jìn)行相應(yīng)交換；遲滯電壓控制電路，與所述折疊式共源共柵運(yùn)放相連，用于調(diào)節(jié)遲滯電壓區(qū)間。本發(fā)明專(zhuān)利技術(shù)的遲滯比較器，解決了無(wú)極性RS-485接收端中比較器極性交換后遲滯區(qū)間為正區(qū)間的問(wèn)題，極性交換前后都能保證比較器的遲滯區(qū)間處于-200mV~-50mV之間。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專(zhuān)利技術(shù)涉及電能電網(wǎng)通信領(lǐng)域或模擬電路
，尤其涉及應(yīng)用于RS-485接收端的一種遲滯比較器。
技術(shù)介紹
RS-485是由電子工業(yè)協(xié)會(huì)(EIA)和和通訊工業(yè)協(xié)會(huì)(TIA)制定的一種串行接口標(biāo)準(zhǔn)。RS-485接口具有高噪聲抑制、相對(duì)高的傳輸速率、傳輸距離遠(yuǎn)、寬共模范圍等特點(diǎn)，同時(shí)RS-485通訊接口芯片具有控制方便、成本低廉等優(yōu)點(diǎn)。RS-485通訊接口芯片的管腳定義如附圖2所示，其中：RO為接收端輸出信號(hào)；RE為接收端使能信號(hào)；DE為發(fā)送端使能信號(hào)；DI為發(fā)送端輸入信號(hào)；VDD為電源；A/B為信號(hào)引腳，當(dāng)DE、RE都為高電平“1”時(shí)，作為平衡驅(qū)動(dòng)器的輸出引腳，當(dāng)DE、RE都為0時(shí)，作為接收端的信號(hào)輸入引腳；GND為地。無(wú)極性RS-485通訊接口芯片可自動(dòng)檢測(cè)A、B信號(hào)線的極性，并根據(jù)檢測(cè)結(jié)果在芯片內(nèi)部做出調(diào)整，與原有的有極性RS-485芯片在管腳定義上完全兼容，可實(shí)現(xiàn)替代，不增加成本。中國(guó)201220086354.9號(hào)技術(shù)專(zhuān)利公開(kāi)了一種無(wú)極性485芯片，其主要包括差分電壓檢測(cè)電路，5ms積分電路，通訊極性辨識(shí)開(kāi)關(guān)電路，當(dāng)485芯片的通訊A，B腳間的電壓持續(xù)的5ms內(nèi)，保持Vab>0時(shí)，通訊極性辨識(shí)開(kāi)關(guān)電路不動(dòng)作，默認(rèn)485芯片的通訊A腳接入通訊總線的A線路上，485芯片的通訊B腳接入通訊總線的B線路上；當(dāng)485芯片的通訊A，B腳間的電壓持續(xù)的5ms內(nèi)，保持Vab<0時(shí)，通訊極性辨識(shí)電路翻轉(zhuǎn)，485芯片的通訊A腳接到通訊總線的B總線上，485芯片的通訊B腳接入通訊總線的A線路上。上述專(zhuān)利技術(shù)雖然提供了一種無(wú)極性485芯片，但其存在如下缺點(diǎn)，當(dāng)接收端比較器遲滯區(qū)間為-200mV～-50mV之間時(shí)，用此方法后，比較器遲滯區(qū)間變?yōu)?50mV～+200mV，A/B端在短路、空閑、開(kāi)路等狀態(tài)時(shí)，正接和反接兩種情況下RO輸出會(huì)發(fā)生變化。
技術(shù)實(shí)現(xiàn)思路
為了解決上述技術(shù)難題，本專(zhuān)利技術(shù)的目的是提供一種應(yīng)用于RS-485接收端的遲滯比較器，以解決極性交換后比較器遲滯區(qū)間變?yōu)檎齾^(qū)間的問(wèn)題。為達(dá)到上述目的，本專(zhuān)利技術(shù)的一種應(yīng)用于RS-485接收端的遲滯比較器，包括分壓電路，折疊式共源共柵運(yùn)放，極性交換開(kāi)關(guān)和遲滯電壓控制電路，分壓電路用于對(duì)遲滯比較器的兩個(gè)輸入信號(hào)進(jìn)行電平線性位移，便于后續(xù)電路處理；折疊式共源共柵運(yùn)放與所述分壓電路相連，對(duì)電平位移后的兩個(gè)信號(hào)進(jìn)行比較；極性交換開(kāi)關(guān)處于所述折疊式共源共柵運(yùn)放中，根據(jù)外部極性檢測(cè)系統(tǒng)的數(shù)字輸出結(jié)果，對(duì)比較器極性進(jìn)行相應(yīng)交換；遲滯電壓控制電路，與所述折疊式共源共柵運(yùn)放相連，用于調(diào)節(jié)遲滯電壓區(qū)間。進(jìn)一步改進(jìn)是，所述分壓電路含有：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管，以及四個(gè)電阻：第一電阻、第二電阻、第三電阻、第四電阻；其中，所述第一PMOS管的源極和第二PMOS管的源極都接電源電壓VDD，柵極接第一偏置電壓VBP1，該第一PMOS管的漏極和所述第三PMOS管的源極相連，該第二PMOS管的漏極和所述第四PMOS管的源極相連，所述第三PMOS管的柵極和漏極相連，再和第一電阻、第二電阻的一端相連，所述第四PMOS管的柵極和漏極相連，再和第三電阻、第四電阻的一端相連，所述第一電阻的另一端接輸入信號(hào)A，所述第二電阻的另一端接GND，所述第三電阻的另一端接輸入信號(hào)B，所述第四電阻的另一端接GND。進(jìn)一步改進(jìn)是，所述折疊式共源共柵運(yùn)放由五個(gè)PMOS管：第五PMOS管、第六PMOS管、第七PMOS管，第八PMOS管，第九PMOS管，四個(gè)NMOS管：第五NMOS管，第六NMOS管，第七NMOS管，第八NMOS管組成；所述第五PMOS管的源極、所述第八PMOS管的源極和所述第九PMOS管的源極都接電源電壓VDD，該第五PMOS管的柵極接第一偏置電壓VBP1，所述第六PMOS管的源極和襯底相互連接，再與第五PMOS管的漏極相連，所述第七PMOS管的源極和襯底相互連接，再與第五PMOS管的漏極相連，該第六PMOS管的柵極與第一PMOS管的漏極和第三PMOS管的源極相連，該第七PMOS管的柵極與第二PMOS管的漏極和第四PMOS管的源極相連，所述第七NMOS管的柵極和第八NMOS管的柵極相連，都連接在第二偏置電壓VBN2上，該第七NMOS管的源極和第八NMOS管的源極都與GND連接，所述第五NMOS管的柵極和第六NMOS管的柵極相連，都連接在第三偏置電壓VBN3上，所述第五NMOS管的源極與第七NMOS管的漏極相連，所述第六NMOS管的源極與第八NMOS管的漏極相連，所述第八PMOS管與所述第九PMOS管的柵極相連，所述第八PMOS管的柵極與漏極相連，再與所述第五NMOS管的漏極相連，所述第九PMOS管的漏極與所述第六NMOS管的漏極相連。進(jìn)一步改進(jìn)是，所述極性交換開(kāi)關(guān)含有：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管；所述外部極性檢測(cè)系統(tǒng)的數(shù)字輸出信號(hào)為CLK和CLK’；其中：所述第一NMOS管的漏極和所述第三NMOS管的漏極相連，再與第六PMOS管的漏極相連，所述第二NMOS管的漏極和所述第四NMOS管的漏極相連，再與第七PMOS管的漏極相連，所述第一NMOS管的柵極和第二NMOS管的柵極相連，都連接在CLK上，所述第三NMOS管的柵極和第四NMOS管的柵極相連，都連接在CLK’上，所述第一NMOS管的源極和第四NMOS管的源極相連，再與第八NMOS管的漏極相連，所述第二NMOS管的源極和第三NMOS管的源極相連，再與第七NMOS管的漏極相連。進(jìn)一步改進(jìn)是，所述遲滯電壓控制電路含有：第五電阻，還含有五個(gè)NMOS管：第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管，還含有三個(gè)反相器：第一反相器、第二反相器、第三反相器；其中：所述第九NMOS管的柵極與第三偏置電壓VBN3連接，該第九NMOS管的漏極與第五電阻的一端相連，所述第五電阻的另一端接電源電壓VDD，所述第九NMOS管的源極與第九PMOS管的漏極和第六NMOS管的漏極相連，再與第一反相器的輸入相連，所述第一反相器的輸出與第二反相器的輸入相連，所述第二反相器的輸出與所述第三反相器的輸入相連，所述第三反相器的輸出為OUT，所述第十NMOS管的柵極與第一反相器的輸出端相連，該第十NMOS管的漏極與第八NMOS管的漏極相連，該第十NMOS管的源極與所述第十二NMOS管的漏極相連，所述第十一NMOS管的柵極與第二反相器的輸出端相連，該第十一NMOS管的漏極與第七NMOS管本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種應(yīng)用于RS?485接收端的遲滯比較器，其特征在于，包括：—分壓電路，用于對(duì)遲滯比較器的兩個(gè)輸入信號(hào)進(jìn)行電平線性位移，便于后續(xù)電路處理；—折疊式共源共柵運(yùn)放，與所述分壓電路相連，對(duì)電平位移后的兩個(gè)信號(hào)進(jìn)行比較；—極性交換開(kāi)關(guān)，處于所述折疊式共源共柵運(yùn)放中，根據(jù)外部極性檢測(cè)系統(tǒng)的數(shù)字輸出結(jié)果，對(duì)比較器極性進(jìn)行相應(yīng)交換；—遲滯電壓控制電路，與所述折疊式共源共柵運(yùn)放相連，用于調(diào)節(jié)遲滯電壓區(qū)間。

【技術(shù)特征摘要】
1.一種應(yīng)用于RS-485接收端的遲滯比較器，其特征在于，包括：
—分壓電路，用于對(duì)遲滯比較器的兩個(gè)輸入信號(hào)進(jìn)行電平線性位移，便于后續(xù)電路處理；
—折疊式共源共柵運(yùn)放，與所述分壓電路相連，對(duì)電平位移后的兩個(gè)信號(hào)進(jìn)行比較；
—極性交換開(kāi)關(guān)，處于所述折疊式共源共柵運(yùn)放中，根據(jù)外部極性檢測(cè)系統(tǒng)的數(shù)字輸出結(jié)果，對(duì)比較器極性進(jìn)行相應(yīng)交換；
—遲滯電壓控制電路，與所述折疊式共源共柵運(yùn)放相連，用于調(diào)節(jié)遲滯電壓區(qū)間。
2.如權(quán)利要求1所述的遲滯比較器，其特征在于：所述分壓電路由第一PMOS管(MP6)，第二PMOS管(MP7)，第三PMOS管(MP4)，第四PMOS管(MP5)，以及四個(gè)電阻：第一電阻(r1)、第二電阻(r2)、第三電阻(r3)、第四電阻(r4)組成；
所述第一PMOS管(MP6)的源極和第二PMOS管(MP7)的源極都接電源電壓VDD，柵極接第一偏置電壓VBP1，該第一PMOS管(MP6)的漏極和所述第三PMOS管(MP4)的源極相連，該第二PMOS管(MP7)的漏極和所述第四PMOS管(MP5)的源極相連，所述第三PMOS管(MP4)的柵極和漏極相連，再和第一電阻(r1)、第二電阻(r2)的一端相連，所述第四PMOS管(MP5)的柵極和漏極相連，再和第三電阻(r3)、第四電阻(r4)的一端相連，所述第一電阻(r1)的另一端接輸入信號(hào)A，所述第二電阻(r2)的另一端接GND，所述第三電阻(r3)的另一端接輸入信號(hào)B，所述第四電阻(r4)的另一端接GND。
3.如權(quán)利要求2所述的遲滯比較器，其特征在于：所述折疊式共源共柵運(yùn)放由五個(gè)PMOS管：第五PMOS管(MP3)、第六PMOS管(MP1)、第七PMOS管(MP2)、第八PMOS管(MP8)、第九PMOS管(MP9)，四個(gè)NMOS管：第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN8)、第八NMOS管(MN9)組成；
所述第五PMOS管(MP3)的源極、所述第八PMOS管(MP8)的源極和所述第九PMOS管(MP9)的源極都接電源電壓VDD，第五PMOS管(MP3)的柵極接第一偏置電壓VBP1，所述第六PMOS管(MP1)的源極和襯底相互連接，再與第五PMOS管(MP3)的漏極相連，所述第七PMOS管(MP2)的源極和襯底相互連接，再與第五PMOS管(MP3)的漏極相連，所述第六PMOS管(MP1)的柵極與第一PMOS管(MP6)的漏極和第三PMOS管(MP4)的源極相連，第七PMOS管(MP2)的柵極與第二PMOS管(MP7)的漏極和第四PMOS管(MP5)的源極相連，所述第七NMOS管(MN8)的柵極和第八NMOS管(MN9)的柵極相連，都連接在第二偏置電壓VBN2上，第七NMOS管(MN8)的源極和第八NMOS管(MN9)的源極都與GND連接，所述第五NMOS管(MN5)的柵極和第六NMOS管(MN6)的柵極相連，都連接在第三偏置電壓VBN3上，所述第五NMOS管(MN5)的源極與第七NMOS管(MN8)的漏極相連，所述第六NMOS管(MN6)的源極與第八NMOS管(MN9)的漏...

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：謝亮，李彬，張文杰，金湘亮，
申請(qǐng)(專(zhuān)利權(quán))人：湘潭芯力特電子科技有限公司，
類(lèi)型：發(fā)明
國(guó)別省市：湖南;43