一種基于片上嵌入式微系統的SIP模塊測試方法技術方案

一種基于片上嵌入式微系統的SIP模塊測試方法，首先利用SIP模塊內部的CPU單元，對所有存儲器單元的全部地址進行讀寫操作，以測試存儲器單元的正確性；然后對SIP模塊內部CPU單元進行內部封閉自測試和外部輔助測試，以驗證CPU單元的正確性；最后通過內部CPU單元和外部FPGA對SIP模塊內部FPGA進行測試。本發明專利技術方法在不提高SIP模塊設計復雜度的基礎上，有效的對SIP模塊功能、內部互聯進行測試，最大程度上滿足了SIP模塊全測試覆蓋的需求，在保證SIP模塊正確性的基礎上，提高了測試效率。

【技術實現步驟摘要】
一種基于片上嵌入式微系統的SIP模塊測試方法
本專利技術涉及一種SIP模塊測試方法，特別是一種基于片上嵌入式微系統的SIP模塊測試方法，屬于集成電路設計領域。。
技術介紹
隨著用戶對電子系統或電子整機的要求日益高漲，電子系統或電子整機正在朝多功能、高性能、小型化、輕型化、便攜化、高速度、低功耗和高可靠方向發展。SIP(systeminapackage，系統級封裝)技術，將多種不同功能的電路集成在一個封裝之內，用于實現某種基本完整的功能。作為提升單片處理器功能的有效方法，SIP得到業界極大的關注，在近年來取得較快發展。由于SIP的概念來源于封裝的設計，多數的研究都針對于SIP模塊的封裝過程。SIP模塊在處理器架構上，又與ASIC(applicationspecificintegratedcircuit，專用集成電路)有一定的區別，傳統的ATE(automatictestequipment，自動試驗設備)測試方式針對單一功能的集成電路，用于基于片上嵌入式微系統的SIP模塊測試時會導致測試覆蓋不全，測試效率低。
技術實現思路
本專利技術中技術解決的問題是：克服現有技術的不足，提出一種基于片上嵌入式微系統的SIP模塊測試方法，該方法在不提高SIP模塊設計復雜度的基礎上，有效的對SIP模塊功能、內部互聯進行測試，最大程度上滿足了SIP模塊全測試覆蓋的需求，在保證SIP模塊正確性的基礎上，提高了測試效率。本專利技術的技術解決方案是：一種基于片上嵌入式微系統的SIP模塊測試方法，包括下列步驟：(1)利用SIP模塊內部的CPU單元，對所有存儲器單元的全部地址進行讀寫操作，以測試存儲器單元的正確性；(2)對SIP模塊內部CPU單元進行內部封閉自測試和外部輔助測試，以驗證CPU單元的正確性；(3)對SIP模塊內部FPGA進行以下測試：通過外部FPGA向SIP模塊內部FPGA輸入時鐘，并通過外部FPGA查看內部FPGA的lock信號是否鎖定，以測試內部FPGA工作頻率的正確性；采用MARCHC算法，通過CPU單元，向內部FPGA的可配置RAM的全部地址進行讀寫操作，以測試可配置RAM的正確性；晶振提供輸入頻率，內部FPGA進行不同程度的倍頻，通過外部PPGA查看內部FPGA的Lock信號，分別驗證低頻模式和高頻模式下內部FPGA是否正常工作，以測試延時鎖相環的正確性。所述SIP模塊、外部FPGA以及外圍電路布置在硬件測試平臺上，所述硬件測試平臺為SIP模塊、外部FPGA以及外圍電路提供電信號、地信號、時鐘信號，并實現板級互聯。所述步驟(2)中，內部封閉自測試的實現方法為：向CPU單元內部寄存器寫入數據，根據內部寄存器要實現的功能，結合邏輯判斷驗證從內部寄存器讀出的數據是否正確；外部輔助測試的實現方法為：通過外圍電路向CPU單元輸入激勵，CPU單元采集或通過外部FPGA采集輸出信號，通過輸入激勵、輸出信號以及預先設計的內部邏輯，判斷CPU單元設計是否正確。所述步驟(1)中對所有存儲器單元的全部地址進行讀寫操作的方法為：(4.1)CPU單元為存儲器前半部分存儲空間加載代碼，以實現對存儲器后半部分存儲空間所有單元進行讀寫操作；(4.2)更改讀寫周期，對存儲器后半部分存儲空間所有單元進行讀寫操作；(4.3)CPU單元為存儲器后半部分存儲空間加載代碼，以實現對前半部分存儲空間所有單元進行讀寫操作；(4.4)更改讀寫周期，對存儲器前半部分存儲空間所有單元進行讀寫操作。本專利技術與現有技術相比的有益效果是：(1)本專利技術提出了一套完整的基于片上嵌入式微系統的SIP模塊測試設計流程，填補了目前SIP模塊測試設計流程的空白，彌補了傳統的ATE測試方式測試覆蓋不全，測試效率低的缺陷，最大程度上滿足了SIP模塊全測試覆蓋的需求，在保證SIP模塊正確性的基礎上，提高了測試效率。(2)本專利技術在測試設計上，不僅僅考慮了SIP模塊測試的完整性，同時將測試效率、測試成本、測試必要性等均列入考慮范圍之內，因此在完全測試的基礎上，對存儲器單元的測試進行了優化，通過向存儲器一半空間寫入代碼，實現對另一半存儲空間的讀寫操作，大大提高了測試的效率和測試有效性，減少了測試冗余和測試時間。附圖說明圖1是本專利技術硬件測試平臺設計示意圖。具體實施方式本專利技術所述方法是基于設計方的，生產環節均不在專利技術范圍之內。本專利技術采用SIP模塊的測試設計方法包括兩個部分：硬件測試平臺設計和軟件測試方案設計。兩個部分設計之間的牽連較大，需要同時協調進行。圖1為本專利技術的硬件測試平臺設計示意圖，外圍電路為整版(包括待測器件)提供系統資源(電信號、地信號、時鐘信號等)和板級互聯；SIP模塊內CPU引腳與內部FPGA連接，可以測試CPU及FPGA相應引腳；外部FPGA芯片接收SIP模塊部分輸出信號，并存取輸出信號結果，供測試系統讀取。一種基于片上嵌入式微系統的SIP模塊測試方法，包括下列步驟：(1)設計硬件測試平臺，將SIP模塊、外部FPGA以及外圍電路布置在硬件測試平臺上，硬件測試平臺為SIP模塊、外部FPGA以及外圍電路提供電信號、地信號、時鐘信號，并實現板級互聯。(2)利用SIP模塊內部的CPU單元，對所有存儲器單元的全部地址進行讀寫操作，以測試存儲器單元的正確性；對所有存儲器單元的全部地址進行讀寫操作的方法如下：(a)CPU單元為存儲器前半部分存儲空間加載代碼，向后半部分存儲空間每一個存儲單元同時寫入0x55，并同時讀取各個存儲單元的數據，以實現對存儲器后半部分存儲空間所有單元進行讀寫操作；(b)更改讀寫周期，向后半部分存儲空間每一個存儲單元寫入0xAA，并讀取各個存儲單元的數據；(c)CPU單元為存儲器后半部分存儲空間加載代碼，向前半部分存儲空間每一個存儲單元同時寫入0x55，并讀取各個存儲單元的數據，以實現對存儲器前半部分存儲空間所有單元進行讀寫操作；(d)更改讀寫周期，向存儲器前半部分存儲空間所有單元寫入0xAA，并讀取各個存儲單元的數據。通過寫入數據和讀取數據對比，一致則存儲器存儲單元功能正確；否則不正確。(3)對SIP模塊內部CPU單元進行內部封閉自測試和外部輔助測試，以驗證CPU單元的正確性；內部封閉自測試的實現方法為：向CPU單元內部寄存器寫入數據，根據內部寄存器要實現的功能，結合邏輯判斷驗證從內部寄存器讀出的數據是否正確；如以CPU單元中的定時器為例，判斷定時器使能/禁能功能是否正確：定時器使能功能判斷：CPU單元配置中斷并掛載中斷處理程序；使能定時器并不斷讀取定時器計數寄存器數值，若該數值不斷變化、最終產生中斷并進入中斷處理程序，該項測試通過；若現象與上述預期結果不符，該項測試失敗。定時器禁能功能判斷：不斷讀取定時器計數寄存器數值，該值不會產生變化并無法產生中斷，該項測試通過；若現象與上述預期結果不符，該項測試失敗。如以CPU單元中的看門狗為例，判斷看門狗計數功能是否正確：配置看門狗，不使能看門狗，對看門狗計數寄存器進行多組不同數據的讀寫操作，若讀回數據與寫入數據匹配，該項測試通過；若不匹配，該項測試失敗。配置看門狗，使能看門狗；多次讀寫定時器計數寄存器，若多次讀取數據顯示計數寄存器計數值變化，并最終產生系統復位信號，該項測試通過；若計數寄存器計數值無變化，或無法產生系統復位信號，該本文檔來自技高網...

【技術保護點】
一種基于片上嵌入式微系統的SIP模塊測試方法，其特征在于包括下列步驟：(1)利用SIP模塊內部的CPU單元，對所有存儲器單元的全部地址進行讀寫操作，以測試存儲器單元的正確性；(2)對SIP模塊內部CPU單元進行內部封閉自測試和外部輔助測試，以驗證CPU單元的正確性；(3)對SIP模塊內部FPGA進行以下測試：通過外部FPGA向SIP模塊內部FPGA輸入時鐘，并通過外部FPGA查看內部FPGA的lock信號是否鎖定，以測試內部FPGA工作頻率的正確性；采用MARCH?C算法，通過CPU單元，向內部FPGA的可配置RAM的全部地址進行讀寫操作，以測試可配置RAM的正確性；晶振提供輸入頻率，內部FPGA進行不同程度的倍頻，通過外部PPGA查看內部FPGA的Lock信號，分別驗證低頻模式和高頻模式下內部FPGA是否正常工作，以測試延時鎖相環的正確性。

【技術特征摘要】
1.一種基于片上嵌入式微系統的SIP模塊測試方法，其特征在于包括下列步驟：(1)利用SIP模塊內部的CPU單元，對所有存儲器單元的全部地址進行讀寫操作，以測試存儲器單元的正確性；(2)對SIP模塊內部CPU單元進行內部封閉自測試和外部輔助測試，以驗證CPU單元的正確性；(3)對SIP模塊內部FPGA進行以下測試：通過外部FPGA向SIP模塊內部FPGA輸入時鐘，并通過外部FPGA查看內部FPGA的lock信號是否鎖定，以測試內部FPGA工作頻率的正確性；采用MARCHC算法，通過CPU單元，向內部FPGA的可配置RAM的全部地址進行讀寫操作，以測試可配置RAM的正確性；晶振提供輸入頻率，內部FPGA進行不同程度的倍頻，通過外部PPGA查看內部FPGA的Lock信號，分別驗證低頻模式和高頻模式下內部FPGA是否正常工作，以測試延時鎖相環的正確性。2.根據權利要求1所述的一種基于片上嵌入式微系統的SIP模塊測試方法，其特征在于：所述SIP模塊、外部FPGA以及外圍電路布置在硬件測試平臺上，所述硬件測試平臺為SIP模塊、外部FPGA以及外圍電路...

【專利技術屬性】
技術研發人員：郭權，祝天瑞，李志遠，王猛，
申請(專利權)人：北京時代民芯科技有限公司，北京微電子技術研究所，
類型：發明
國別省市：北京,11