一種低功耗小尺寸的上電復(fù)位電路制造技術(shù)

本實用新型專利技術(shù)公開了一種低功耗小尺寸的上電復(fù)位電路，包括電源延時模塊、上升沿產(chǎn)生模塊、下降沿產(chǎn)生模塊、復(fù)位脈沖產(chǎn)生模塊和脈沖整形模塊。電源延時模塊對電源電壓進(jìn)行延時產(chǎn)生延時電壓；上升沿產(chǎn)生模塊對延時電壓進(jìn)行電平檢測和反相，產(chǎn)生上升沿的階躍信號；下降沿產(chǎn)生模塊對延時電壓進(jìn)行延時和兩次反相，產(chǎn)生下降沿的階躍信號；然后這兩種階躍信號被輸入至復(fù)位脈沖產(chǎn)生模塊，產(chǎn)生低有效的復(fù)位脈沖；最后通過脈沖整形模塊輸出上電復(fù)位信號。本實用新型專利技術(shù)結(jié)構(gòu)簡單，利用電壓延時模塊和兩種沿產(chǎn)生模塊，在小尺寸，低功耗的情況下，實現(xiàn)穩(wěn)定的、寬脈沖寬度的上電復(fù)位信號的輸出。

【技術(shù)實現(xiàn)步驟摘要】
一種低功耗小尺寸的上電復(fù)位電路
本技術(shù)涉及一種上電復(fù)位電路，尤其涉及一種應(yīng)用于低功耗小尺寸的上電復(fù)位電路，屬于集成電路

技術(shù)介紹
隨著CMOS片上集成系統(tǒng)(SOC)的不斷發(fā)展，芯片的集成度不斷提高，芯片的功能越來越強(qiáng)大，模擬集成電路和數(shù)字集成電路通常集成在同一塊芯片上，并且采用統(tǒng)一的電源供電。在外部電源上電的過程中，由于電源電壓還未達(dá)到穩(wěn)定的狀態(tài)，許多電路節(jié)點的電壓和邏輯狀態(tài)都處于不穩(wěn)定狀態(tài)，在這一時間段，電路很可能會產(chǎn)生不期望出現(xiàn)的錯誤，特別對于集成度比較高的數(shù)字電路，不定電平可能會產(chǎn)生雪崩式的錯誤，進(jìn)而影響后期電路的運行。為了解決上述問題，上電復(fù)位電路(Power-OnReset，POR)應(yīng)運而生。上電復(fù)位電路是在電源上電的過程中，檢測電源電壓，在電源電壓達(dá)到正常的工作電壓(一般被稱為“起拉電壓”)后，對數(shù)字電路進(jìn)行初始化清零，以保證數(shù)字邏輯的正確性和數(shù)-模混合芯片的正常工作。圖1所示為傳統(tǒng)的積分型上電復(fù)位電路結(jié)構(gòu)，當(dāng)電源電壓VDD從0開始上升時，電源開始通過RC電路給電容充電，當(dāng)充電電壓使得反相器由高電平翻轉(zhuǎn)為低電平時，無延時通路將反相器翻轉(zhuǎn)后A點的電壓傳送至與非門，實現(xiàn)上電復(fù)位的上升沿，當(dāng)A點電壓通過延時模塊到達(dá)與非門的另一個輸入端時，實現(xiàn)復(fù)位信號的下降沿，最終得到上電復(fù)位信號。此電路可能存在以下問題：1)如果要實現(xiàn)寬脈沖寬度的上電復(fù)位信號，可能會犧牲很大的面積才能實現(xiàn)；2)想要達(dá)到大的起拉電壓，必須要調(diào)整RC回路和第一個反相器的器件尺寸，這會降低上電復(fù)位電路對上電時間的選擇性。
技術(shù)實現(xiàn)思路
針對目前存在的技術(shù)問題，本技術(shù)提供一種低功耗、小尺寸、寬復(fù)位脈寬的上電復(fù)位電路，具有結(jié)構(gòu)簡單，高性能的特點。為實現(xiàn)上述目的，本技術(shù)通過如下的技術(shù)方案來實現(xiàn)：一種低功耗小尺寸的上電復(fù)位電路，至少包括：電源延時模塊，連接于一外部電源，用于對所述的外部電源進(jìn)行延時，并輸出一延時電壓；上升沿產(chǎn)生模塊，連接于所述電源延時模塊，用于對所述延時電壓進(jìn)行電壓檢測，并將檢測后的電壓進(jìn)行反相，以產(chǎn)生上升沿的階躍信號，此信號作為復(fù)位信號的下降沿準(zhǔn)備信號；下降沿產(chǎn)生模塊，連接于所述電源延時模塊，用于對所述的延時電壓進(jìn)行第一次反相，再對反相后的電壓進(jìn)行延時，然后對延時后的電壓進(jìn)行第二次反相，以產(chǎn)生下降沿的階躍信號，此信號作為復(fù)位信號的上升沿準(zhǔn)備信號；復(fù)位脈沖產(chǎn)生模塊，連接于所述的上升沿產(chǎn)生模塊和所述下降沿產(chǎn)生模塊，用于對接收到的上升沿階躍信號和下降沿階躍信號進(jìn)行與非，利用與非門邏輯產(chǎn)生復(fù)位脈沖；脈沖整形模塊，連接于所述的復(fù)位脈沖產(chǎn)生模塊，用于對所述的復(fù)位脈沖進(jìn)行放大和整形，并將放大和整形后的電壓信號作為上電復(fù)位電路的輸出信號。進(jìn)一步地，在本技術(shù)的上電復(fù)位電路中，所述電源延時模塊電路含有第一電容C1、第二電容C2、P型MOS管M1、P型MOS管M2和P型MOS管M3，用于對輸入的電源進(jìn)行延時，輸出延時電壓。第一電容C1的一端、P型MOS管M2的源極與電源相互連接；第一電容C1的另一端、P型MOS管M1的源極與P型MOS管M3的柵極相互連接；P型MOS管M1的漏極、第二電容C2的一端與地相互連接；P型MOS管M2的柵極、P型MOS管M2的漏極與P型MOS管M3的源極相互連接；P型MOS管M1的柵極、P型MOS管M3的漏極、第二電容C2的另一端與電源延時模塊的輸出端相互連接。進(jìn)一步地，在本技術(shù)的上電復(fù)位電路中，所述的上升沿產(chǎn)生模塊含有第一兩輸入與非門NAND1構(gòu)成電平檢測電路，通過調(diào)整第一兩輸入與非門NAND1的器件尺寸設(shè)計合適的翻轉(zhuǎn)電平；所述的上升沿產(chǎn)生模塊含有第一反相器INV1構(gòu)成電壓反相電路，用來產(chǎn)生上升沿的階躍信號。第一兩輸入與非門NAND1的一輸入端與電源連接；第一兩輸入與非門NAND1的另一輸入端與電源延時模塊的輸出端連接；第一兩輸入與非門NAND1的輸出端與第一反相器INV1的輸入端連接；第一反相器INV1的輸出與上升沿產(chǎn)生模塊的輸出端連接。進(jìn)一步地，在本技術(shù)的上電復(fù)位電路中，所述的下降沿產(chǎn)生模塊含有P型MOS管M4、N型MOS管M5和第二兩輸入與非門NAND2構(gòu)成延時模塊，通過調(diào)整P型MOS管M4、N型MOS管M5和第二兩輸入與非門NAND2的器件尺寸設(shè)計合適的延時時間；所述的下降沿產(chǎn)生模塊含有第二反相器INV2構(gòu)成電壓反相電路，用來產(chǎn)生下降沿的階躍信號。P型MOS管M4的柵極、N型MOS管M5的柵極與電源延時模塊的輸出相互連接；P型MOS管M4的源極、第二兩輸入與非門NAND2的一輸入端與電源相互連接；P型MOS管M4的漏極、N型MOS管M5的漏極與第二兩輸入與非門NAND2的另一輸入端相互連接；N型MOS管M5的源極與地連接；第二兩輸入與非門NAND2的輸出端與第二反相器INV2的輸入端連接；第二反相器INV2的輸出端與下降沿產(chǎn)生模塊的輸出端連接。進(jìn)一步地，在本技術(shù)的上電復(fù)位電路中，所述的復(fù)位脈沖產(chǎn)生模塊含有第三兩輸入與非門NAND3，利用與非門邏輯，產(chǎn)生復(fù)位脈沖信號的輸出。第三兩輸入與非門NAND3的一輸入端與上升沿產(chǎn)生模塊的輸出連接；第三兩輸入與非門NAND3的另一輸入端與下降沿產(chǎn)生模塊的輸出連接；第三兩輸入與非門NAND3的輸出端與復(fù)位脈沖產(chǎn)生模塊的輸出端連接。進(jìn)一步地，在本技術(shù)的上電復(fù)位電路中，所述的脈沖整形模塊電路含有第三反相器INV3和第四反相器INV4，對輸入信號進(jìn)行放大和整形，輸出上電復(fù)位信號。第三反相器INV3的輸入端與復(fù)位脈沖產(chǎn)生模塊的輸出端連接；第三反相器INV3的輸出端與第四反相器INV4的輸入端連接；第四反相器INV4的輸出端輸出上電復(fù)位信號RST。與現(xiàn)有技術(shù)相比，本技術(shù)具有以下優(yōu)點：(1)本技術(shù)中的上電復(fù)位電路，電源延時模塊為新型延時模塊，該模塊的加入使得上電復(fù)位電路在小尺寸的情況下，仍能實現(xiàn)寬脈沖的上電復(fù)位信號；(2)本技術(shù)中的上電復(fù)位電路，電源延時模塊由于兩條支路上都有電容，電容值較小，且電容兩端的電壓變化較小，兩條支路上的電流都比較低；同時由于電路結(jié)構(gòu)簡單，大大減小了上電復(fù)位電路的功耗；(3)本技術(shù)中的上電復(fù)位電路結(jié)構(gòu)簡單，半導(dǎo)體器件只有MOS管和電容，減小的其它器件在不同工作環(huán)境中對電路產(chǎn)生的影響；(4)本技術(shù)中的上電復(fù)位電路的電源電壓允許范圍較廣。附圖說明圖1是
技術(shù)介紹
中的傳統(tǒng)上電復(fù)位電路示意圖；圖2是本實施例中上電復(fù)位電路的基本框架圖；圖3是本實施例中上電復(fù)位電路的電路結(jié)構(gòu)圖；圖4是本技術(shù)的上電復(fù)位電路產(chǎn)生的上電復(fù)位電壓波形示意圖。具體實施方式以下結(jié)合具體實施例和附圖說明本技術(shù)的實施方式。本實施例中的一種低功耗小尺寸的上電復(fù)位電路，其基本框架圖如圖2所示。包括電源延時模塊11、上升沿產(chǎn)生模塊12、下降沿產(chǎn)生模塊13、復(fù)位脈沖產(chǎn)生模塊14和脈沖整形模塊15，電源延時模塊11輸入端接外部電源，電源延時模塊11的輸出端與上升沿產(chǎn)生模塊12的輸入端和下降沿產(chǎn)生模塊13的輸入端連接；復(fù)位脈沖產(chǎn)生模塊14的一輸入端與上升沿產(chǎn)生模塊12的輸出端連接；復(fù)位脈沖產(chǎn)生模塊14的另一輸入端和下降沿產(chǎn)生模塊13的輸出端連接；復(fù)位脈沖產(chǎn)生模塊14的輸出端與脈沖整形模塊的輸入端連接；脈沖整形模塊的輸出端的電壓作為上電復(fù)位電路本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種低功耗小尺寸的上電復(fù)位電路，其特征在于，至少包括：電源延時模塊(11)，連接于一外部電源，用于對所述的外部電源進(jìn)行延時，并輸出一延時電壓；上升沿產(chǎn)生模塊(12)，連接于所述電源延時模塊(11)，用于對所述延時電壓進(jìn)行電壓檢測，并將檢測后的電壓進(jìn)行反相，以產(chǎn)生上升沿的階躍信號，此信號作為復(fù)位信號的下降沿準(zhǔn)備信號；下降沿產(chǎn)生模塊(13)，連接于所述電源延時模塊(11)，用于對所述的延時電壓進(jìn)行第一次反相，然后對反相后的電壓進(jìn)行延時，為復(fù)位信號的延時作準(zhǔn)備，再對延時后的電壓進(jìn)行第二次反相，以產(chǎn)生下降沿的階躍信號，此信號作為復(fù)位信號的上升沿準(zhǔn)備信號；復(fù)位脈沖產(chǎn)生模塊(14)，連接于所述的上升沿產(chǎn)生模塊(12)和所述下降沿產(chǎn)生模塊(13)，用于對接收到的上升沿階躍信號和下降沿階躍信號進(jìn)行與非，利用與非門邏輯產(chǎn)生復(fù)位脈沖；脈沖整形模塊(15)，連接于所述的復(fù)位脈沖產(chǎn)生模塊(14)，用于對所述的復(fù)位脈沖進(jìn)行放大和整形，并將放大和整形后的電壓信號作為上電復(fù)位電路的輸出信號。

【技術(shù)特征摘要】
1.一種低功耗小尺寸的上電復(fù)位電路，其特征在于，至少包括：電源延時模塊(11)，連接于一外部電源，用于對所述的外部電源進(jìn)行延時，并輸出一延時電壓；上升沿產(chǎn)生模塊(12)，連接于所述電源延時模塊(11)，用于對所述延時電壓進(jìn)行電壓檢測，并將檢測后的電壓進(jìn)行反相，以產(chǎn)生上升沿的階躍信號，此信號作為復(fù)位信號的下降沿準(zhǔn)備信號；下降沿產(chǎn)生模塊(13)，連接于所述電源延時模塊(11)，用于對所述的延時電壓進(jìn)行第一次反相，然后對反相后的電壓進(jìn)行延時，為復(fù)位信號的延時作準(zhǔn)備，再對延時后的電壓進(jìn)行第二次反相，以產(chǎn)生下降沿的階躍信號，此信號作為復(fù)位信號的上升沿準(zhǔn)備信號；復(fù)位脈沖產(chǎn)生模塊(14)，連接于所述的上升沿產(chǎn)生模塊(12)和所述下降沿產(chǎn)生模塊(13)，用于對接收到的上升沿階躍信號和下降沿階躍信號進(jìn)行與非，利用與非門邏輯產(chǎn)生復(fù)位脈沖；脈沖整形模塊(15)，連接于所述的復(fù)位脈沖產(chǎn)生模塊(14)，用于對所述的復(fù)位脈沖進(jìn)行放大和整形，并將放大和整形后的電壓信號作為上電復(fù)位電路的輸出信號。2.根據(jù)權(quán)利要求1所述的一種低功耗小尺寸的上電復(fù)位電路，其特征在于：所述電源電壓延時模塊(11)電路含有第一電容C1、第二電容C2、P型MOS管M1、P型MOS管M2和P型MOS管M3，第一電容C1的一端、P型MOS管M2的源極與電源相互連接；第一電容C1的另一端、P型MOS管M1的源極與P型MOS管M3的柵極相互連接；P型MOS管M1的漏極、第二電容C2的一端與地相互連接；P型MOS管M2的柵極、P型MOS管M2的漏極與P型MOS管M3的源極相互連接；P型MOS管M1的柵極、P型MOS管M3的漏極、第二電容C2的另一端與電源延時模塊(11)的輸出端相互連接。3.根據(jù)權(quán)利要求1所述的一種低功耗小尺寸的上電復(fù)位電路，其特征在于：所述的上升沿產(chǎn)生模塊(12)含有第一兩輸入與非門NAND1構(gòu)成電平檢測電路，通過調(diào)整第一兩輸入與非門NAND1的器件尺寸設(shè)計合適的翻轉(zhuǎn)電平；所述的上升沿產(chǎn)生模塊(12)含有第一反相器INV1構(gòu)成電壓反相電路，用來產(chǎn)生上升沿的階躍信號；第一兩輸入與非門NA...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：謝亮，唐雨晴，張文杰，金湘亮，
申請(專利權(quán))人：湘潭芯力特電子科技有限公司，
類型：新型
國別省市：湖南,43