指令延時(shí)控制方法、控制器以及存儲(chǔ)器技術(shù)

本發(fā)明專利技術(shù)提供一種指令延時(shí)控制方法、控制器以及存儲(chǔ)器，利用了滿足預(yù)設(shè)條件的當(dāng)前請(qǐng)求指令與其前一請(qǐng)求指令之間本來(lái)就存在時(shí)延的特點(diǎn)，在對(duì)當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)處理前，先插入空白指令，使當(dāng)前請(qǐng)求指令與前一請(qǐng)求指令之間不再連續(xù)。同時(shí)，空白指令與任何指令之間均不存在延時(shí)要求，因此，在對(duì)空白指令進(jìn)行傳輸?shù)钠陂g，當(dāng)前請(qǐng)求指令與前一請(qǐng)求指令間時(shí)延對(duì)應(yīng)計(jì)時(shí)器的組合邏輯電路可以做好計(jì)時(shí)準(zhǔn)備，當(dāng)空白指令傳輸完成之后，不需等待即可直接工作。因此控制器工作頻率得到了提升，進(jìn)而提升了帶寬利用率。另一方面，由于部分命令間插入了空白指令，因此組合邏輯電路不需要隨時(shí)保持高速切換，這提升了控制器的魯棒性。

Instruction delay control method, controller, and memory

The invention provides a command delay control method, controller and memory, using the current request satisfying the preset conditions between instruction and prior request instruction had delay characteristics in delay processing of the current request before the instruction to insert blank instruction, the instruction and the current request between the previous request instruction is no longer continuous. At the same time, the gap between the command and any instructions do not exist delay requirements, therefore, during the transmission of the blank, can do for the timing of combinational logic circuits with the previous instruction request instruction between the corresponding delay timer request when the blank instruction transmission is complete, can be directly without waiting for work. As a result, the frequency of the controller is improved and the utilization ratio of the bandwidth is improved. On the other hand, because some of the commands are inserted with blank instructions, combinational logic circuits do not need to keep high-speed switching at any time, which improves the robustness of the controller.

【技術(shù)實(shí)現(xiàn)步驟摘要】
指令延時(shí)控制方法、控制器以及存儲(chǔ)器
本專利技術(shù)涉及電子
，尤其涉及指令延時(shí)控制方法、控制器以及存儲(chǔ)器。
技術(shù)介紹
根據(jù)DDRSDRAM(DoubleDataRateSynchronousDynamicRandomAccessMemory，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)協(xié)議(JESD79-3E，JESD79-2C，JESD209B)規(guī)定，數(shù)據(jù)的傳輸是通過(guò)對(duì)DDRSDRAM發(fā)出讀寫(xiě)命令以及收發(fā)相應(yīng)的數(shù)據(jù)來(lái)完成的。用戶對(duì)DDRSDRAM的操作，通常都是通過(guò)DDRcontroller(DDR控制器)進(jìn)行。DDRcontroller與PHY(物理層)之間通過(guò)工業(yè)標(biāo)準(zhǔn)協(xié)議DFI接口(DDRPHYInterface，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器物理層接口)(DFI3.0，DFI3.1，DFI4.0)進(jìn)行命令的傳遞和數(shù)據(jù)的交換。PHY的工作頻率一般是DDRcontroller的2倍或4倍，也即，DDRcontroller的一個(gè)時(shí)鐘周期對(duì)應(yīng)于PHY的2個(gè)或者4個(gè)時(shí)鐘周期。由于DDRSDRAM自身的構(gòu)造限制，在正常讀寫(xiě)模式下，大部分命令之間都存在最小延時(shí)要求，而且讀寫(xiě)命令與相應(yīng)的數(shù)據(jù)之間也有延時(shí)要求。例如，DDRcontroller接收到用戶連續(xù)下發(fā)的命令A(yù)和命令B后，在將命令A(yù)通過(guò)DFI傳輸?shù)絇HY之后，并不立即將命令B傳輸?shù)絇HY，而是先對(duì)命令B進(jìn)行時(shí)延處理，使命令B與其前一命令A(yù)之間的時(shí)延達(dá)到最小時(shí)延之后再將命令B通過(guò)DFI接口傳輸給PHY。又例如，DDRcontroller接收到用戶將數(shù)據(jù)“a1，a2，a3”寫(xiě)入存儲(chǔ)器的請(qǐng)求之后，并不是將寫(xiě)入請(qǐng)求與待寫(xiě)入數(shù)據(jù)一起傳送給PHY，而是先發(fā)送寫(xiě)入請(qǐng)求，然后在經(jīng)過(guò)一定的時(shí)延之后再將待寫(xiě)入數(shù)據(jù)傳輸?shù)絇HY。命令與命令間、命令與數(shù)據(jù)之間需要一定的時(shí)延主要是數(shù)據(jù)存儲(chǔ)器側(cè)通過(guò)硬件電路處理用戶命令需要花費(fèi)一定的時(shí)間，因此時(shí)延是必須的。精確控制命令與命令或命令與數(shù)據(jù)之間的時(shí)延，使時(shí)延保持為滿足要求的最小時(shí)延對(duì)提高DDRSDRAM的帶寬利用率極為關(guān)鍵。而為了精確控制這些時(shí)延，一般是通過(guò)多個(gè)計(jì)時(shí)器來(lái)進(jìn)行延時(shí)處理，計(jì)時(shí)器的啟動(dòng)與結(jié)束需要由大量的組合邏輯電路控制，這些組合邏輯間甚至還存在反饋。例如有兩個(gè)連續(xù)的命令A(yù)、B，在DDRcontroller將命令A(yù)傳輸?shù)絇HY時(shí)，DDRcontroller需要啟動(dòng)與命令A(yù)、B間時(shí)延對(duì)應(yīng)的各計(jì)時(shí)器計(jì)時(shí)，使各計(jì)時(shí)器同時(shí)開(kāi)始計(jì)時(shí)。這個(gè)控制過(guò)程需要大量的組合邏輯電路在精準(zhǔn)的時(shí)刻工作，達(dá)到各計(jì)時(shí)器同步開(kāi)啟計(jì)時(shí)的效果，但由于組合邏輯電路本身因素，很難在較短的時(shí)間內(nèi)使各計(jì)時(shí)器達(dá)到同步啟動(dòng)的效果，因此，DDRcontroller需要給予充足的時(shí)間，保證各計(jì)時(shí)器均準(zhǔn)備完成后再開(kāi)始計(jì)時(shí)。這嚴(yán)重影響到DDRcontroller的時(shí)序，導(dǎo)致DDRcontroller工作最高頻率受到極大限制。而根據(jù)DFI的協(xié)議規(guī)定，DDRcontroller的頻率與PHY頻率有固定的倍數(shù)關(guān)系的，降低controller的頻率將導(dǎo)致DDRSDRAM的帶寬利用率成倍下降。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)提供的指令延時(shí)控制方法、控制器以及存儲(chǔ)器，主要解決的技術(shù)問(wèn)題是：提供一種延時(shí)控制方案，用以解決現(xiàn)有技術(shù)中因控制命令與命令間時(shí)延對(duì)應(yīng)的組合邏輯電路復(fù)雜，在進(jìn)行延時(shí)處理時(shí)需要花費(fèi)額外的等待時(shí)間，進(jìn)而降低DDRcontroller工作頻率的問(wèn)題。為解決上述技術(shù)問(wèn)題，本專利技術(shù)提供一種指令延時(shí)控制方法，包括：確定接收到的當(dāng)前請(qǐng)求指令是否滿足預(yù)設(shè)條件，所述預(yù)設(shè)條件包括所述當(dāng)前請(qǐng)求指令與前一請(qǐng)求指令之間的最小時(shí)延大于0；所述當(dāng)前請(qǐng)求指令滿足預(yù)設(shè)條件時(shí)，在所述當(dāng)前請(qǐng)求指令之前插入至少一個(gè)周期的空白指令；對(duì)所述當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)處理，使所述當(dāng)前請(qǐng)求指令與所述前一請(qǐng)求指令之間的時(shí)延滿足對(duì)應(yīng)的最小時(shí)延的要求；將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道上以將其傳輸至物理層傳輸通道。進(jìn)一步，若所述數(shù)據(jù)命令接口通道包括4個(gè)通道，將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道之前包括：從所述4個(gè)通道中指定一個(gè)作為第一通道以供激活指令、自刷新指令以及全部預(yù)充電指令共用，并從所述4個(gè)通道中指定兩個(gè)第二通道以供讀指令/帶預(yù)充電的讀指令、寫(xiě)指令/帶預(yù)充電的寫(xiě)指令以及預(yù)充電指令共用，所述兩個(gè)第二通道之間間隔有一個(gè)通道；將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道包括：將所述當(dāng)前請(qǐng)求指令分配到預(yù)先為其指定的數(shù)據(jù)命令接口通道上。進(jìn)一步，若所述數(shù)據(jù)命令接口通道包括2個(gè)通道，將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道之前包括：從所述2個(gè)通道中指定一個(gè)作為第一通道以供激活指令、自刷新指令以及全部預(yù)充電指令共用，并將所述兩個(gè)通道均作為第二通道以供讀指令/帶預(yù)充電的讀指令、寫(xiě)指令/帶預(yù)充電的寫(xiě)指令以及預(yù)充電指令共用；將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道包括：將所述當(dāng)前請(qǐng)求指令分配到預(yù)先為其指定的數(shù)據(jù)命令接口通道上。進(jìn)一步，插入的所述空白指令所占用的時(shí)長(zhǎng)小于等于所述當(dāng)前請(qǐng)求指令與所述前一請(qǐng)求指令之間的最小時(shí)延。進(jìn)一步，所述預(yù)設(shè)條件還包括：接收到所述當(dāng)前請(qǐng)求指令的概率大于等于預(yù)設(shè)閾值。進(jìn)一步，當(dāng)接收到所述當(dāng)前請(qǐng)求指令的概率小于預(yù)設(shè)閾值時(shí)，按照第一預(yù)設(shè)時(shí)延的要求控制所述當(dāng)前請(qǐng)求指令與所述前一請(qǐng)求指令之間的時(shí)延，所述第一預(yù)設(shè)時(shí)延大于等于所述當(dāng)前請(qǐng)求指令與所述前一請(qǐng)求指令之間的最小時(shí)延。進(jìn)一步，對(duì)所述當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)處理之前包括：自所述前一請(qǐng)求指令分配到預(yù)先為其指定的數(shù)據(jù)命令接口通道起，在處理插入空白指令期間完成對(duì)所述當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)計(jì)時(shí)的各計(jì)時(shí)器的計(jì)時(shí)準(zhǔn)備；對(duì)所述當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)處理包括：通過(guò)所述各計(jì)時(shí)器的計(jì)時(shí)控制對(duì)所述當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)。本專利技術(shù)還提供一種控制器，包括：條件判斷模塊，用于確定接收到的當(dāng)前請(qǐng)求指令是否滿足預(yù)設(shè)條件，所述預(yù)設(shè)條件包括所述當(dāng)前請(qǐng)求指令與前一請(qǐng)求指令之間的最小時(shí)延大于0；指令插入模塊，用于所述當(dāng)前請(qǐng)求指令滿足預(yù)設(shè)條件時(shí)，在所述當(dāng)前請(qǐng)求指令之前插入至少一個(gè)周期的空白指令；延時(shí)處理模塊，用于對(duì)所述當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)處理，使所述當(dāng)前請(qǐng)求指令與所述前一請(qǐng)求指令之間的時(shí)延滿足對(duì)應(yīng)的最小時(shí)延的要求；通道分配模塊，用于將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道上以將其傳輸至物理層傳輸通道。進(jìn)一步，條件判斷模塊用于判斷所述當(dāng)前請(qǐng)求指令與前一請(qǐng)求指令之間的最小時(shí)延是否大于0，并確定接收到所述當(dāng)前請(qǐng)求指令的概率是否大于等于預(yù)設(shè)閾值；在所述當(dāng)前請(qǐng)求指令與前一請(qǐng)求指令之間的最小時(shí)延大于0，且接收到所述當(dāng)前請(qǐng)求指令的概率大于等于預(yù)設(shè)閾值時(shí)，判斷所述當(dāng)前請(qǐng)求指令滿足預(yù)設(shè)條件。本專利技術(shù)還提供一種存儲(chǔ)器器，包括用戶接口、數(shù)據(jù)命令接口、物理層傳輸通道、數(shù)據(jù)存儲(chǔ)器以及如上所述的控制器；所述數(shù)據(jù)存儲(chǔ)器與所述控制器通過(guò)所述物理層傳輸通道連接。本專利技術(shù)的有益效果是：本專利技術(shù)提供的指令延時(shí)控制方法、控制器以及存儲(chǔ)器，通過(guò)對(duì)接收到的當(dāng)前請(qǐng)求指令進(jìn)行判斷，確定當(dāng)前請(qǐng)求指令是否滿足包括與前一請(qǐng)求指令之間存在時(shí)延的預(yù)設(shè)要求，當(dāng)確定當(dāng)前請(qǐng)求指令滿足預(yù)設(shè)條件時(shí)，在當(dāng)前請(qǐng)求指令之前插入至少一個(gè)周期的空白指令。插入空白指令之后再對(duì)當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)處理，使當(dāng)前請(qǐng)求指令與插入空白指令之前的“前一請(qǐng)求指令”之間的時(shí)延滿足對(duì)應(yīng)的最小時(shí)延要求，然后將當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道上以將本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種指令延時(shí)控制方法，其特征在于，包括：確定接收到的當(dāng)前請(qǐng)求指令是否滿足預(yù)設(shè)條件，所述預(yù)設(shè)條件包括所述當(dāng)前請(qǐng)求指令與前一請(qǐng)求指令之間的最小時(shí)延大于0；所述當(dāng)前請(qǐng)求指令滿足預(yù)設(shè)條件時(shí)，在所述當(dāng)前請(qǐng)求指令之前插入至少一個(gè)周期的空白指令；對(duì)所述當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)處理，使所述當(dāng)前請(qǐng)求指令與所述前一請(qǐng)求指令之間的時(shí)延滿足對(duì)應(yīng)的最小時(shí)延的要求；將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)接口的通道上以將其傳輸至物理層傳輸通道。

【技術(shù)特征摘要】
1.一種指令延時(shí)控制方法，其特征在于，包括：確定接收到的當(dāng)前請(qǐng)求指令是否滿足預(yù)設(shè)條件，所述預(yù)設(shè)條件包括所述當(dāng)前請(qǐng)求指令與前一請(qǐng)求指令之間的最小時(shí)延大于0；所述當(dāng)前請(qǐng)求指令滿足預(yù)設(shè)條件時(shí)，在所述當(dāng)前請(qǐng)求指令之前插入至少一個(gè)周期的空白指令；對(duì)所述當(dāng)前請(qǐng)求指令進(jìn)行延時(shí)處理，使所述當(dāng)前請(qǐng)求指令與所述前一請(qǐng)求指令之間的時(shí)延滿足對(duì)應(yīng)的最小時(shí)延的要求；將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)接口的通道上以將其傳輸至物理層傳輸通道。2.如權(quán)利要求1所述的指令延時(shí)控制方法，其特征在于，若所述數(shù)據(jù)命令接口通道包括4個(gè)通道，將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道之前包括：從所述4個(gè)通道中指定一個(gè)作為第一通道以供激活指令、自刷新指令以及全部預(yù)充電指令共用，并從所述4個(gè)通道中指定兩個(gè)第二通道以供讀指令/帶預(yù)充電的讀指令、寫(xiě)指令/帶預(yù)充電的寫(xiě)指令以及預(yù)充電指令共用，所述兩個(gè)第二通道之間間隔有一個(gè)通道；將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道包括：將所述當(dāng)前請(qǐng)求指令分配到預(yù)先為其指定的數(shù)據(jù)命令接口通道上。3.如權(quán)利要求1所述的指令延時(shí)控制方法，其特征在于，若所述數(shù)據(jù)命令接口通道包括2個(gè)通道，將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道之前包括：從所述2個(gè)通道中指定一個(gè)作為第一通道以供激活指令、自刷新指令以及全部預(yù)充電指令共用，并將所述兩個(gè)通道均作為第二通道以供讀指令/帶預(yù)充電的讀指令、寫(xiě)指令/帶預(yù)充電的寫(xiě)指令以及預(yù)充電指令共用；將所述當(dāng)前請(qǐng)求指令分配到數(shù)據(jù)命令接口的通道包括：將所述當(dāng)前請(qǐng)求指令分配到預(yù)先為其指定的數(shù)據(jù)命令接口通道上。4.如權(quán)利要求1所述的指令延時(shí)控制方法，其特征在于，插入的所述空白指令所占用的時(shí)長(zhǎng)小于等于所述當(dāng)前請(qǐng)求指令與所述前一請(qǐng)求指令之間的最小時(shí)延。5.如權(quán)利要求1-4任一項(xiàng)所述的指令延時(shí)控制方法，其特征在于，所述預(yù)設(shè)條件還包括：接收到所述當(dāng)前請(qǐng)求...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：趙欽波，
申請(qǐng)(專利權(quán))人：深圳市紫光同創(chuàng)電子有限公司，
類型：發(fā)明
國(guó)別省市：廣東,44