射頻識別中的限幅電路及射頻識別標簽制造技術

一種射頻識別中的限幅電路及射頻識別標簽，所述限幅電路包括：互相級聯的多級限幅支路；所述限幅支路具有第一端、第二端、第三端和第四端；所述限幅支路包括：限幅單元和限幅控制單元，均連接于所述限幅支路的第三端和第四端之間，所述限幅控制單元適于當所述第三端和第四端之間的電壓大于所述限幅支路的開啟電壓時，控制所述限幅單元導通，以對所述第三端和第四端之間的電壓限幅；電壓調節單元，連接于所述限幅支路的第一端和第三端之間，適于當所述限幅單元導通時，提高所述第一端的電壓；其中，前一級限幅支路的開啟電壓小于后一級限幅支路的開啟電壓。本發明專利技術射頻識別中的限幅電路可以保證信號的調制深度，降低對應的解調模塊的設計難度。

Amplitude limiting circuit and radio frequency identification tag in radio frequency identification

A radio frequency identification in limiting circuit and radio frequency identification tag, the limiting circuit comprises a cascaded multilevel limiting each branch; the limiting branch has a first end and a second end and a third end and a fourth end; the limiting branch includes: limiting unit and control unit are limiting. Connected between the limiting branch third and fourth ends of the limiting control unit is adapted to open when the voltage between the third end and the fourth end is greater than the limiting branch, the limiting control unit is turned on, the voltage of the third end and the fourth end the limiting; voltage adjusting unit is connected between the limiting branch of the first and third ends, for when the limiting unit is turned on, the first end to improve the voltage; the voltage is less than the level after the opening limit level limiting branch Opening voltage of amplitude branch. The amplitude limiting circuit of the radio frequency identification can guarantee the modulation depth of the signal and reduce the design difficulty of the corresponding demodulation module.

【技術實現步驟摘要】
射頻識別中的限幅電路及射頻識別標簽
本專利技術涉及限幅保護電路，特別涉及一種射頻識別中的限幅電路及射頻識別標簽。
技術介紹
射頻識別(Radiofrequencyidentification，RFID)是一種通信技術，利用射頻電磁耦合技術實現對物體的自動識別。射頻識別標簽在實際生活中得到了廣泛地應用，如公共交通系統、流水線生產、倉儲管理和門票防偽等。射頻識別標簽主要分為無源射頻識別標簽和有源射頻識別標簽。其中，無源射頻識別標簽需要較大的動態范圍；由于與讀卡器的工作距離不同，無源射頻識別標簽從所述讀卡器中感應得到的電壓也不同；具體地，在所述工作距離最近時，所述無源射頻識別標簽可感應到高達20V的電壓，因此需要在射頻識別標簽中的模擬前端設計限幅電路，其主要功能是為保證天線信號電壓在安全范圍內，且具有足夠優秀的限幅能力。在現有技術中，大多數射頻識別標簽采用在天線感應的輸入處設計箝位電路，當接收對應的讀卡器的最大場強時，將對應所述最大場強的天線信號的幅度限定一定范圍之內，達到較為優秀的限幅效果，且結構簡單；但是，此方法可能造成所述天線信號被“壓扁”，從而導致信號調制深度變小。因此，現有技術的射頻識別中的限幅電路具有調制深度過小的缺點，使對應的解調電路設計難度大，容易導致解調數據丟失而解調失敗。
技術實現思路
本專利技術解決的技術問題是現有技術的射頻識別中的限幅電路調制深度過小，容易導致解調失敗。為解決上述技術問題，本專利技術實施例提供一種射頻識別中的限幅電路，所述限幅電路適于輸入第一天線信號并輸出限幅后的第二天線信號，包括：互相級聯的多級限幅支路，所述限幅支路具有第一端、第二端、第三端和第四端，所述限幅支路的第二端和第四端連接在一起，前一級限幅支路的第一端連接后一級限幅支路的第三端，前一級限幅支路的第二端連接后一級限幅支路的第四端；所述限幅支路包括：限幅單元，連接于所述限幅支路的第三端和第四端之間；限幅控制單元，連接于所述限幅支路的第三端和第四端之間，適于當所述第三端和第四端之間的電壓大于所述限幅支路的開啟電壓時，控制所述限幅單元導通，以對所述第三端和第四端之間的電壓限幅；電壓調節單元，連接于所述限幅支路的第一端和第三端之間，適于當所述限幅單元導通時，提高所述第一端的電壓；其中，前一級限幅支路的開啟電壓小于后一級限幅支路的開啟電壓，最后一級限幅支路的第一端作為所述限幅電路的輸入端，輸入所述第一天線信號，所述多級限幅支路其中一級限幅支路的第三端作為所述限幅電路的輸出端，輸出所述第二天線信號。可選的，所述限幅單元包括：限幅管，所述限幅管的第一端、第二端和第三端分別對應于所述限幅單元的第一端、第二端和第三端。可選的，所述限幅管為第一NMOS晶體管，所述第一NMOS晶體管的柵極、漏極和源極分別對應于所述限幅單元的第一端、第二端和第三端。可選的，所述電壓調節單元包括：第一電阻，所述第一電阻串聯在所述限幅支路的第一端和第三端之間。可選的，所述限幅控制單元包括：負載、第二電阻、第三電阻和第一PMOS晶體管，其中，所述第二電阻的第一端和所述第一PMOS晶體管的源極連接所述限幅支路的第三端，所述第二電阻的第二端連接所述負載的第一端和所述第一PMOS晶體管的柵極；所述第一PMOS晶體管的漏極連接所述第三電阻的第一端；所述負載的第二端和所述第三電阻的第二端連接所述限幅支路的第三端和第四端。可選的，在不同的限幅支路中，所述限幅單元中的負載具有不同的跨導。可選的，所述負載包括：固定負載單元，所述固定負載單元具有預設的固定跨導。可選的，所述固定負載單元包括一個或多個串聯的負載電路，所述負載電路包括：第二NMOS晶體管；所述第二NMOS晶體管的柵極連接所述第二NMOS晶體管的漏極，并對應于所述負載電路的第一端，所述第二NMOS晶體管的源極對應于所述負載電路的第二端。可選的，所述負載還包括：可控負載單元，與所述固定負載單元串聯，所述固定負載單元具有由控制信號控制的可變跨導。可選的，所述可控負載單元包括：第二PMOS晶體管和第三NMOS晶體管，其中，所述第二PMOS晶體管的柵極輸入所述控制信號，所述第二PMOS晶體管的源極連接所述第三NMOS晶體管的柵極和漏極，所述第二PMOS晶體管的漏極連接所述第三NMOS晶體管的源極。可選的，所述限幅支路的數量為兩級，分別為第一限幅支路和第二限幅支路，其中，在所述第一限幅支路中，所述固定負載單元包括一個所述負載電路；在所述第二限幅支路中，所述固定負載單元包括兩個串聯的所述負載電路。可選的，所述限幅支路的數量為三級，分別為第一限幅支路、第二限幅支路和第三限幅支路，其中，在所述第一限幅支路中，所述固定負載單元包括一個所述負載電路；在所述第二限幅支路中，所述固定負載單元包括兩個串聯的所述負載電路；在所述第三限幅支路中，所述固定負載單元包括三個串聯的所述負載電路。可選的，所述限幅支路還包括：電容，適于保護所述限幅單元，所述電容的第一端和第二端分別連接所述限幅支路的第三端和第四端。為解決上述技術問題，本專利技術實施例還提供一種射頻識別標簽，包括以上所述的限幅電路。與現有技術相比，本專利技術實施例的技術方案具有以下有益效果：本專利技術實施例提供一種射頻識別中的限幅電路，適于輸入第一天線信號并輸出限幅后的第二天線信號；所述限幅電路包括互相級聯的多級限幅支路；所述限幅支路包括：限幅單元和限幅控制單元，所述限幅控制單元適于當所述第三端和第四端之間的電壓大于所述限幅支路的開啟電壓時，控制所述限幅單元導通，以對所述第三端和第四端之間的電壓限幅；電壓調節單元，連接于所述限幅支路的第一端和第三端之間，適于當所述限幅單元導通時，提高所述第一端的電壓；其中，前一級限幅支路的開啟電壓小于后一級限幅支路的開啟電壓。在本專利技術實施例中，隨著所述限幅電路接收到的場強逐漸增大，由于前一級限幅支路的開啟電壓小于后一級限幅支路的開啟電壓，因此，所述級聯的多級限幅支路中的第一級限幅支路最先開啟，使第二級限幅支路的第一端的電壓逐漸升高直至所述第二級限幅支路開啟，以此類推至最后一級限幅支路開啟；當所述限幅支路開啟時，所述限幅支路內對應的限幅單元導通，通過所述限幅單元的電荷泄放作用，對所述限幅支路的第三端和第四端的電壓進行限幅。本專利技術實施例是針對所述第一天線信號的多級自適應限幅電路，可根據所述第一天線信號的幅度開啟不同數量的所述限幅支路，從而開啟不同數量的電荷泄放通路，使被限幅的所述第二天線信號的輸出幅度不會被“壓扁”，在獲得足夠動態范圍的情況下保證信號的調制深度，降低對應的解調模塊的設計難度。附圖說明圖1是現有技術的射頻識別中的限幅電路的一種電路圖；圖2是現有技術的射頻識別中的限幅電路的另一種電路圖；圖3是本專利技術射頻識別中的限幅電路實施例的示意性的結構框圖；圖4是本專利技術射頻識別中的限幅電路實施例的電路圖；圖5是本專利技術射頻識別中的限幅電路的仿真圖；圖6是本專利技術射頻識別標簽的射頻前端電路實施例的示意圖。具體實施方式如背景部分所述，現有技術的射頻識別中的限幅電路具有調制深度過小，容易導致解調失敗的問題。本申請專利技術人對現有技術的射頻識別中的限幅電路進行了分析。調制深度通常被定義為已調波的最大振幅與最小振幅之差對載波最大振幅與最小振幅之和的比(用百分數表示)。即設本文檔來自技高網...

【技術保護點】
一種射頻識別中的限幅電路，所述限幅電路適于輸入第一天線信號并輸出限幅后的第二天線信號，其特征在于，包括：互相級聯的多級限幅支路，所述限幅支路具有第一端、第二端、第三端和第四端，所述限幅支路的第二端和第四端連接在一起，前一級限幅支路的第一端連接后一級限幅支路的第三端，前一級限幅支路的第二端連接后一級限幅支路的第四端，所述限幅支路包括：限幅單元，連接于所述限幅支路的第三端和第四端之間；限幅控制單元，連接于所述限幅支路的第三端和第四端之間，適于當所述第三端和第四端之間的電壓大于所述限幅支路的開啟電壓時，控制所述限幅單元導通，以對所述第三端和第四端之間的電壓限幅；電壓調節單元，連接于所述限幅支路的第一端和第三端之間，適于當所述限幅單元導通時，提高所述第一端的電壓；其中，前一級限幅支路的開啟電壓小于后一級限幅支路的開啟電壓，最后一級限幅支路的第一端作為所述限幅電路的輸入端，輸入所述第一天線信號，所述多級限幅支路其中一級限幅支路的第三端作為所述限幅電路的輸出端，輸出所述第二天線信號。

【技術特征摘要】
1.一種射頻識別中的限幅電路，所述限幅電路適于輸入第一天線信號并輸出限幅后的第二天線信號，其特征在于，包括：互相級聯的多級限幅支路，所述限幅支路具有第一端、第二端、第三端和第四端，所述限幅支路的第二端和第四端連接在一起，前一級限幅支路的第一端連接后一級限幅支路的第三端，前一級限幅支路的第二端連接后一級限幅支路的第四端，所述限幅支路包括：限幅單元，連接于所述限幅支路的第三端和第四端之間；限幅控制單元，連接于所述限幅支路的第三端和第四端之間，適于當所述第三端和第四端之間的電壓大于所述限幅支路的開啟電壓時，控制所述限幅單元導通，以對所述第三端和第四端之間的電壓限幅；電壓調節單元，連接于所述限幅支路的第一端和第三端之間，適于當所述限幅單元導通時，提高所述第一端的電壓；其中，前一級限幅支路的開啟電壓小于后一級限幅支路的開啟電壓，最后一級限幅支路的第一端作為所述限幅電路的輸入端，輸入所述第一天線信號，所述多級限幅支路其中一級限幅支路的第三端作為所述限幅電路的輸出端，輸出所述第二天線信號。2.如權利要求1所述的限幅電路，其特征在于，所述限幅單元包括：限幅管，所述限幅管的第一端、第二端和第三端分別對應于所述限幅單元的第一端、第二端和第三端。3.如權利要求2所述的限幅電路，其特征在于，所述限幅管為第一NMOS晶體管，所述第一NMOS晶體管的柵極、漏極和源極分別對應于所述限幅單元的第一端、第二端和第三端。4.如權利要求1所述的限幅電路，其特征在于，所述電壓調節單元包括：第一電阻，所述第一電阻串聯在所述限幅支路的第一端和第三端之間。5.如權利要求1所述的限幅電路，其特征在于，所述限幅控制單元包括：負載、第二電阻、第三電阻和第一PMOS晶體管，其中，所述第二電阻的第一端和所述第一PMOS晶體管的源極連接所述限幅支路的第三端，所述第二電阻的第二端連接所述負載的第一端和所述第一PMOS晶體管的柵極；所述第一PMOS晶體管的漏極連接所述第三電阻的第一端；所述負載的第二端和所述第三電阻的第二端連接所述限幅支路的第三端...

【專利技術屬性】
技術研發人員：朱紅衛，陸皆晟，
申請(專利權)人：中芯國際集成電路制造上海有限公司，中芯國際集成電路制造北京有限公司，
類型：發明
國別省市：上海,31