一種測量存儲器IP核管腳電容的方法及裝置制造方法及圖紙

本發明專利技術提供一種測量存儲器IP核管腳電容的方法及裝置。所述方法包括：抽取存儲器IP核包含的各個子模塊的RC網表；根據所述存儲器IP核的拼接規則將所述各個子模塊的RC網表拼接成第一RC網表，其中，所述第一RC網表為所述存儲器IP核的RC網表；利用仿真工具對所述第一RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。本發明專利技術能夠快速測量出存儲器IP核管腳電容。

Method and device for measuring capacitance of memory IP core pin

The invention provides a method and a device for measuring the capacitance of a memory IP core pin. The method includes: extracting sub module memory IP core contains the RC net; according to the rules of the combination of memory IP core of the sub module of the RC netlist is spliced into the first RC network, among them, the first RC netlist for the memory of IP RC core network; the simulation of the first RC netlist using simulation tools to get the memory IP core pin capacitance measurement. The invention can rapidly measure the capacitance of the memory IP core pin.

【技術實現步驟摘要】
一種測量存儲器IP核管腳電容的方法及裝置
本專利技術涉及存儲器編譯
，尤其涉及一種測量存儲器IP核管腳電容的方法及裝置。
技術介紹
利用存儲器編譯器生成存儲器IP(intellectualproperty，知識產權)核的過程中，需要測量存儲器IP核的管腳電容來描述存儲器IP核的管腳信息。現有的測量存儲器IP核管腳電容的方法通常為提取存儲器IP核的RC參數，其中，RC參數為寄生參數，其包括寄生電阻和寄生電容，然后通過仿真工具來測量存儲器IP核的管腳電容，以驗證所生成的存儲器IP核的電路性能。在實現本專利技術的過程中，專利技術人發現現有技術中至少存在如下技術問題：由于是對整個存儲器IP核進行RC參數的提取，所以RC參數的提取速度非常慢，尤其是遇到大尺寸的存儲器IP核時，可能出現RC參數根本無法提取；進一步地，即使RC參數能夠提取，但是在使用仿真工具進行仿真時，由于仿真工具的處理數據量非常大，也會導致仿真速度非常慢，更甚者可能導致仿真失敗。
技術實現思路
本專利技術提供的測量存儲器IP核管腳電容的方法及裝置，其能夠實現存儲器IP核管腳電容的快速測量，進而提高存儲器IP核的電路性能的驗證效率。第一方面，本專利技術提供一種測量存儲器IP核管腳電容的方法，包括：抽取存儲器IP核包含的各個子模塊的RC網表；根據所述存儲器IP核的拼接規則將所述各個子模塊的RC網表拼接成第一RC網表，其中，所述第一RC網表為所述存儲器IP核的RC網表；利用仿真工具對所述第一RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。可選地，在所述根據所述存儲器IP核的拼接規則將所述各個子模塊的RC網表拼接成第一RC網表之后，還包括：對所述第一RC網表進行簡化，得到第二RC網表；所述利用仿真工具對所述第一RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值包括：利用仿真工具對所述第二RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。可選地，所述對所述第一RC網表進行簡化，得到第二RC網表包括：記錄所述第一RC網表中頂層模塊的輸入管腳和輸出管腳的信息；依次刪除所述第一RC網表中第二層至最低層中沒有輸入管腳或者輸出管腳的模塊；根據預定的MOS管刪除規則，刪除經過上述刪除步驟的剩余模塊中不相干的MOS管，從而得到所述第二RC網表。可選地，當所述MOS管為NMOS管時，所述預定的MOS管刪除規則包括：如果所述NMOS管中只有一個極與外部輸入管腳連接，則切斷所述NMOS管中未與所述外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述NMOS管的另外兩個極均連接至電源VDD；如果所述NMOS管中有兩個極與外部輸入管腳連接，則將所述NMOS管分成只有一個極與外部輸入管腳連接的兩個子NMOS管，切斷所述兩個子NMOS管中未與對應的外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述兩個子NMOS管中的另外兩個極均連接至電源VDD；如果所述NMOS管中只有一個極與外部輸出管腳連接，則切斷所述NMOS管中未與所述外部輸出管腳連接的另外兩個極與其他MOS管的連接，并將所述NMOS管的另外兩個極均連接至接地端VSS。可選地，當所述MOS管為PMOS管時，所述預定的MOS管刪除規則包括：如果所述PMOS管中只有一個極與外部輸入管腳連接，則切斷所述PMOS管中未與所述外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述PMOS管的另外兩個極均連接至接地端VSS；如果所述PMOS管中有兩個極與外部輸入管腳連接，則將所述PMOS管分成只有一個極與外部輸入管腳連接的兩個子PMOS管，切斷所述兩個子PMOS管中未與對應的外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述兩個子PMOS管中的另外兩個極均連接至接地端VSS；如果所述PMOS管中只有一個極與外部輸出管腳連接，則切斷所述PMOS管中未與所述外部輸出管腳連接的另外兩個極與其他MOS管的連接，并將所述PMOS管的另外兩個極均連接至電源VDD。第二方面，本專利技術提供一種測量存儲器IP核管腳電容的裝置，所述裝置包括抽取模塊、拼接模塊和仿真模塊，其中，所述抽取模塊，用于抽取存儲器IP核包含的各個子模塊的RC網表；所述拼接模塊，用于根據所述存儲器IP核的拼接規則將所述各個子模塊的RC網表拼接成第一RC網表，其中，所述第一RC網表為所述存儲器IP核的RC網表；所述仿真模塊，用于利用仿真工具對所述第一RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。可選地，所述裝置還包括簡化模塊，其中，所述簡化模塊，用于對所述第一RC網表進行簡化，得到第二RC網表；所述仿真模塊，用于利用仿真工具對所述第二RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。可選地，所述簡化模塊包括記錄單元、第一刪除單元和第二刪除單元，其中，所述記錄單元，用于記錄所述第一RC網表中頂層模塊的輸入管腳和輸出管腳的信息；所述第一刪除單元，用于依次刪除所述第一RC網表中第二層至最低層中沒有輸入管腳或者輸出管腳的模塊；所述第二刪除單元，用于根據預定的MOS管刪除規則，刪除經過上述刪除步驟的剩余模塊中不相干的MOS管，從而得到所述第二RC網表。可選地，當所述MOS管為NMOS管時，所述預定的MOS管刪除規則包括：如果所述NMOS管中只有一個極與外部輸入管腳連接，則切斷所述NMOS管中未與所述外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述NMOS管的另外兩個極均連接至電源VDD；如果所述NMOS管中有兩個極與外部輸入管腳連接，則將所述NMOS管分成只有一個極與外部輸入管腳連接的兩個子NMOS管，切斷所述兩個子NMOS管中未與對應的外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述兩個子NMOS管中的另外兩個極均連接至電源VDD；如果所述NMOS管中只有一個極與外部輸出管腳連接，則切斷所述NMOS管中未與所述外部輸出管腳連接的另外兩個極與其他MOS管的連接，并將所述NMOS管的另外兩個極均連接至接地端VSS。可選地，當所述MOS管為PMOS管時，所述預定的MOS管刪除規則包括：如果所述PMOS管中只有一個極與外部輸入管腳連接，則切斷所述PMOS管中未與所述外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述PMOS管的另外兩個極均連接至接地端VSS；如果所述PMOS管中有兩個極與外部輸入管腳連接，則將所述PMOS管分成只有一個極與外部輸入管腳連接的兩個子PMOS管，切斷所述兩個子PMOS管中未與對應的外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述兩個子PMOS管中的另外兩個極均連接至接地端VSS；如果所述PMOS管中只有一個極與外部輸出管腳連接，則切斷所述PMOS管中未與所述外部輸出管腳連接的另外兩個極與其他MOS管的連接，并將所述PMOS管的另外兩個極均連接至電源VDD。本專利技術實施例提供的測量存儲器IP核管腳電容的方法及裝置，根據存儲器IP核的拼接規則，將抽取到的存儲器IP核包含的各個子模塊的RC網表拼接成第一RC網表，其中，所述第一RC網表為所述存儲器IP核的RC網表；利用仿真工具對所述第一RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。與現有技術相比，本專利技術不需要對整個存儲器I本文檔來自技高網...

【技術保護點】
一種測量存儲器IP核管腳電容的方法，其特征在于，包括：抽取存儲器IP核包含的各個子模塊的RC網表；根據所述存儲器IP核的拼接規則將所述各個子模塊的RC網表拼接成第一RC網表，其中，所述第一RC網表為所述存儲器IP核的RC網表；利用仿真工具對所述第一RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。

【技術特征摘要】
1.一種測量存儲器IP核管腳電容的方法，其特征在于，包括：抽取存儲器IP核包含的各個子模塊的RC網表；根據所述存儲器IP核的拼接規則將所述各個子模塊的RC網表拼接成第一RC網表，其中，所述第一RC網表為所述存儲器IP核的RC網表；利用仿真工具對所述第一RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。2.根據權利要求1所述的方法，其特征在于，在所述根據所述存儲器IP核的拼接規則將所述各個子模塊的RC網表拼接成第一RC網表之后，還包括：對所述第一RC網表進行簡化，得到第二RC網表；所述利用仿真工具對所述第一RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值包括：利用仿真工具對所述第二RC網表進行仿真，得到所述存儲器IP核管腳電容的測量值。3.根據權利要求2所述的方法，其特征在于，所述對所述第一RC網表進行簡化，得到第二RC網表包括：記錄所述第一RC網表中頂層模塊的輸入管腳和輸出管腳的信息；依次刪除所述第一RC網表中第二層至最低層中沒有輸入管腳或者輸出管腳的模塊；根據預定的MOS管刪除規則，刪除經過上述刪除步驟的剩余模塊中不相干的MOS管，從而得到所述第二RC網表。4.根據權利要求3所述的方法，其特征在于，當所述MOS管為NMOS管時，所述預定的MOS管刪除規則包括：如果所述NMOS管中只有一個極與外部輸入管腳連接，則切斷所述NMOS管中未與所述外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述NMOS管的另外兩個極均連接至電源VDD；如果所述NMOS管中有兩個極與外部輸入管腳連接，則將所述NMOS管分成只有一個極與外部輸入管腳連接的兩個子NMOS管，切斷所述兩個子NMOS管中未與對應的外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述兩個子NMOS管中的另外兩個極均連接至電源VDD；如果所述NMOS管中只有一個極與外部輸出管腳連接，則切斷所述NMOS管中未與所述外部輸出管腳連接的另外兩個極與其他MOS管的連接，并將所述NMOS管的另外兩個極均連接至接地端VSS。5.根據權利要求3所述的方法，其特征在于，當所述MOS管為PMOS管時，所述預定的MOS管刪除規則包括：如果所述PMOS管中只有一個極與外部輸入管腳連接，則切斷所述PMOS管中未與所述外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述PMOS管的另外兩個極均連接至接地端VSS；如果所述PMOS管中有兩個極與外部輸入管腳連接，則將所述PMOS管分成只有一個極與外部輸入管腳連接的兩個子PMOS管，切斷所述兩個子PMOS管中未與對應的外部輸入管腳連接的另外兩個極與其他MOS管的連接，并將所述兩個子PMOS管中的另外兩個極均連接至接地端VSS；如果所述PMOS管中只有一個極與外部輸出管腳連接，則切斷所述PMOS管中未與所述外部輸出管腳連接的另外兩個極與其他MOS管的連接，并將所述PMOS管的另外兩個極均連接至電源VDD。6.一種測量存儲...

【專利技術屬性】
技術研發人員：諸月平，王林，
申請(專利權)人：展訊通信上海有限公司，
類型：發明
國別省市：上海,31