陣列型片式電阻器及制造該陣列型片式電阻器的方法技術(shù)

提供一種陣列型片式電阻器及制造該陣列型片式電阻器的方法，所述方法包括：按照規(guī)則的間隔分別在基板的上表面和下表面上形成上電極和下電極并且在上電極的部分之間形成電阻器元件；在電阻器元件之間形成穿過基板的多個孔；利用膏填充所述多個孔；將基板分離成多個條；在所述多個條中的每個條的側(cè)表面上未施加膏的區(qū)域上形成側(cè)電極。

Array type chip resistor and method for manufacturing the array type chip resistor

Provides an array type chip resistor and method of manufacturing the chip resistor array, the method includes: in accordance with the rules of interval respectively on the upper surface of the substrate and is formed on the surface of the upper electrode and the lower electrode and the upper electrode part between the resistor element is formed; a plurality of holes are formed through the substrate in between the resistor element the plurality of holes; filling with plaster; the substrate is separated into a plurality of strips; forming a side electrode paste is not applied for each bar on the side surface area in the plurality of.

【技術(shù)實現(xiàn)步驟摘要】
陣列型片式電阻器及制造該陣列型片式電阻器的方法本申請要求于2015年12月10日在韓國知識產(chǎn)權(quán)局提交的第10-2015-0175849號韓國專利申請的權(quán)益，該韓國專利申請的公開內(nèi)容通過引用包含于此。
本專利技術(shù)構(gòu)思涉及一種陣列型片式電阻器及制造該陣列型片式電阻器的方法。
技術(shù)介紹
片式電阻器可適合于實現(xiàn)精密電阻器，因此，其需求已經(jīng)延伸到各種電子組件的領(lǐng)域。通常，執(zhí)行阻抗匹配的存儲器模塊的電阻器可被設(shè)置為陣列型片式電阻器的形式，并且可安裝在模塊基板的外部連接端子旁邊。作為形成陣列型片式電阻器的側(cè)電極的方法，可使用通孔印刷法和涂覆印刷法等，并且，為了形成突出的側(cè)電極，通常可使用涂覆印刷法。然而，涂覆印刷法具有諸如材料成本增大以及在確保抗硫性能方面較弱的限制，并且需要重復(fù)的涂覆和干燥過程。(專利文獻(xiàn)1)日本專利第2008-103462號特許公開公布
技術(shù)實現(xiàn)思路
提供該
技術(shù)實現(xiàn)思路
以簡化形式來介紹選擇的構(gòu)思，以下在具體實施方式中進(jìn)一步描述該構(gòu)思。本
技術(shù)實現(xiàn)思路
無意限定所要求保護(hù)的主題的主要特征或必要特征，也無意用于幫助確定所要求保護(hù)的主題的范圍。本專利技術(shù)構(gòu)思的一方面提供了一種陣列型片式電阻器及制造該陣列型片式電阻器的方法，以允許減小制造成本并且提高生產(chǎn)效率。根據(jù)一個總的方面，一種制造陣列型片式電阻器的方法可包括：按照規(guī)則的間隔分別在基板的上表面和下表面上形成上電極和下電極，并且在上電極之間形成電阻器元件；在沒有形成電阻器元件的區(qū)域形成穿過基板的多個孔，所述多個孔中的每個孔位于相鄰的上電極之間；利用膏填充所述多個孔；將基板分離成多個條；在所述多個條中的每個條的側(cè)表面上未施加膏的區(qū)域上形成側(cè)電極。根據(jù)另一總的方面，一種陣列型片式電阻器可通過如下制造方法制造，所述制造方法包括：按照規(guī)則的間隔分別在基板的上表面和下表面上形成上電極和下電極，并且在上電極之間形成電阻器元件；在沒有形成電阻器元件的區(qū)域形成穿過基板的多個孔，所述多個孔中的每個孔位于相鄰的上電極之間；利用膏填充所述多個孔；將基板分離成多個條；在所述多個條中的每個條的側(cè)表面上的未施加膏的區(qū)域上形成側(cè)電極。附圖說明圖1是示出制造陣列型片式電阻器的方法的示例的示意性流程圖；圖2是示出形成有上電極、下電極和電阻器元件的基板的示例的示意性透視圖；圖3是示出在形成于基板中的多個孔中印刷有膏的基板的示例的示意性透視圖；圖4是示出將基板分離成多個條的工藝的示例的示圖；圖5A至圖5D是示出形成側(cè)電極的工藝的示例的示圖。在整個附圖和具體實施方式中，相同的標(biāo)號指示相同的元件。附圖可不按照比例繪制，為了清楚、說明和便利起見，可夸大附圖中元件的相對尺寸、比例和描繪。具體實施方式提供以下的具體實施方式，以幫助讀者獲得對在此描述的方法、設(shè)備和/或系統(tǒng)的全面理解。然而，在此描述的方法、設(shè)備和/或系統(tǒng)的各種改變、變型以及等同物對于本領(lǐng)域的普通技術(shù)人員來說將是明顯的。在此描述的操作的順序僅僅是示例，不限于在此所闡述的操作的順序，而是除了必須以特定順序進(jìn)行的操作之外，可如對本領(lǐng)域的普通技術(shù)人員來說將是明顯的那樣進(jìn)行改變。此外，為了更加清楚和簡潔，可省略本領(lǐng)域的普通技術(shù)人員公知的功能和結(jié)構(gòu)的描述。在此描述的特征可按照不同的形式實施，并且不應(yīng)該被解釋為局限于在此所描述的示例。更確切地說，提供在此描述的示例，以使本公開將是徹底的和完整的，并將本公開的全部范圍傳達(dá)給本領(lǐng)域的普通技術(shù)人員。在整個說明書中，將理解的是，當(dāng)諸如層、區(qū)域或晶圓(基板)的元件被稱作“在”另一元件“上”、“連接到”或者“結(jié)合到”另一元件時，所述元件可直接“在”另一元件“上”、“連接到”或者“結(jié)合到”另一元件，或者可存在介于它們之間的其它元件。相比之下，當(dāng)元件被稱作“直接在”另一元件“上”、“直接連接到”或者“直接結(jié)合到”另一元件時，可不存在介于它們之間的元件或?qū)印Ｍ瑯拥臉?biāo)號始終表示同樣的元件。如在此用的，術(shù)語“和/或”包括一個或更多個相關(guān)聯(lián)的列舉的項中的任何以及全部組合。將明顯的是，雖然可在此使用“第一”、“第二”、“第三”等術(shù)語來描述各種構(gòu)件、組件、區(qū)域、層和/或部分，但是這些構(gòu)件、組件、區(qū)域、層和/或部分不應(yīng)被這些術(shù)語限制。這些術(shù)語僅用于將一個構(gòu)件、組件、區(qū)域、層或部分與另一構(gòu)件、組件、區(qū)域、層或部分區(qū)分開。因此，以下論述的第一構(gòu)件、組件、區(qū)域、層或部分在不脫離實施例的教導(dǎo)的情況下可被稱作第二構(gòu)件、組件、區(qū)域、層或部分。為了描述的方便，可在此使用與空間相關(guān)的術(shù)語(例如，“在……之上”、“上方”、“在……之下”以及“下方”等)，以描述如圖中示出的一個元件與另一個元件的關(guān)系。將理解的是，除了附圖中示出的方位之外，與空間相關(guān)的術(shù)語意在包括裝置在使用或操作中的不同方位。例如，如果圖中的裝置被翻轉(zhuǎn)，則描述為“在”另一元件或特征“之上”或“上方”的元件可被定向為“在”另一元件或特征“之下”或“下方”。因此，基于附圖的特定方向，術(shù)語“在……之上”可包含“在……之上”和“在……之下”的兩種方位。裝置可被另外定位(旋轉(zhuǎn)90度或處于其它方位)，并可對在此使用的空間關(guān)系描述符進(jìn)行相應(yīng)地解釋。在此使用的術(shù)語僅用于描述特定實施例，并且不意在限制本公開。除非上下文另外明確地指明，否則如在此使用的單數(shù)形式也意在包括復(fù)數(shù)形式。還將理解的是，當(dāng)在本說明書中使用術(shù)語“包括”和/或“包含”時，指示存在所述的特征、整數(shù)、步驟、操作、構(gòu)件、元件和/或它們的組合，但不排除存在或增加一個或更多個其它特征、整數(shù)、步驟、操作、構(gòu)件、元件和/或它們的組合。在下文中，將參照示意圖來描述實施例。在附圖中，例如，由于制造技術(shù)和/或公差，可估計所示出的形狀的修改。因此，實施例不應(yīng)被解釋為局限于在此示出的區(qū)域的特定形狀，例如，并不限于包括制造中導(dǎo)致的形狀方面的改變。下面的實施例還可由一個或它們的組合而構(gòu)成。下面描述的本專利技術(shù)構(gòu)思的內(nèi)容可具有多種構(gòu)造，并且在此僅提出需要的構(gòu)造，但不限于此。圖1是示出制造陣列型片式電阻器的方法的示例的示意性流程圖。參照圖1，制造陣列型片式電阻器的方法包括：按照規(guī)則的間隔分別在基板的上表面和下表面上形成上電極和下電極，并且在上電極的部分之間形成電阻器元件(S110)；在電阻器元件之間形成穿過基板的多個孔(S120)；利用膏填充多個孔(S130)；將基板分離成多個條(S140)；在所述多個條中的每個條的側(cè)表面上的未施加膏的區(qū)域上形成側(cè)電極(S150)。圖2至圖4是根據(jù)圖1的流程圖順序地示出制造陣列型片式電阻器的方法的示圖。在下文中，參照圖1，將按照圖2至圖4中示出的順序來詳細(xì)地描述制造陣列型片式電阻器的方法。此外，雖然圖2至圖5示出了基板100包括四個片式主體的情況，每個片式主體包括四對上電極110和下電極(也就是說，陣列型片式電阻器包括四個電阻器元件130)，但是，這樣的限定僅僅為了描述而設(shè)置，還可改變片式主體中所包括的電阻器元件的數(shù)量以及基板中所包括的片式主體的數(shù)量。圖2是示出形成有上電極110、下電極和電阻器元件130的基板的示例的示意性透視圖。參照圖2，可以確認(rèn)的是，上電極110按照規(guī)則的間隔形成在具有上表面101和下表面102的基板100的上表面上。基板100可被構(gòu)造為呈矩形平行六面體形狀的薄板的形式，并且可由其表面已經(jīng)經(jīng)過陽極氧化處理并且具有絕緣性的鋁材料本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種制造陣列型片式電阻器的方法，所述方法包括：按照規(guī)則的間隔在基板的上表面上形成上電極并在基板的下表面上形成下電極，并且在上電極之間形成電阻器元件；在沒有形成電阻器元件的區(qū)域形成穿過基板的多個孔，所述多個孔中的每個孔位于相鄰的上電極之間；利用膏填充所述多個孔；將基板分離成多個條；在所述多個條中的每個條的側(cè)表面上未施加膏的區(qū)域上形成側(cè)電極。

【技術(shù)特征摘要】
2015.12.10 KR 10-2015-01758491.一種制造陣列型片式電阻器的方法，所述方法包括：按照規(guī)則的間隔在基板的上表面上形成上電極并在基板的下表面上形成下電極，并且在上電極之間形成電阻器元件；在沒有形成電阻器元件的區(qū)域形成穿過基板的多個孔，所述多個孔中的每個孔位于相鄰的上電極之間；利用膏填充所述多個孔；將基板分離成多個條；在所述多個條中的每個條的側(cè)表面上未施加膏的區(qū)域上形成側(cè)電極。2.如權(quán)利要求1所述的方法，其中，形成側(cè)電極包括：在所述條的側(cè)表面上形成金屬層；去除所述膏。3.如權(quán)利要求...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：金亨珉，尹長錫，韓鎮(zhèn)萬，
申請(專利權(quán))人：三星電機(jī)株式會社，
類型：發(fā)明
國別省市：韓國,KR