一種DCM開關電源變換器控制死區時間的電路及其方法技術
Circuit and method for controlling dead time of converter of DCM switching power supply
A DCM hysteresis converter control circuit and method of dead time, work drive signal in after adaptive dead time adjustment circuit through the inverter chain drive power tube is opened and closed at the same time, the obtained optimal adaptive dead time. After the sampling of the Lx in power Pmos after turning off the power of Nmos, open voltage, so as to obtain the dead time information, and the sampling signal feedback adaptive dead time control circuit, signal transmission speed adjusting binary delay line, the optimal adaptive control to achieve the dead time.
【技術實現步驟摘要】
一種DCM開關電源變換器控制死區時間的電路及其方法
本專利技術涉及開關電源變換器，尤其是一種DCM遲滯變換器制控制死區時間的電路及其方法，在系統工作于不同負載狀態時有效的調整兩個輸出功率管之間死區時間，從而減小損耗提高電源轉化效率。
技術介紹
同步整流結構的開關電源變換器雖然控制信號相比于非同步整流開關電源變換器而言控制復雜，但是功率損耗更低，特別適合應用于低壓小功率dc-dc電源變換器中使用。其中，DCM模式下的遲滯開關電源變換器更是針對于小電流輸出情況下的首選結構。然而，在電源變換器的高、低側功率管的柵極控制信號天生存在死區時間不匹配的問題，這造成了功率的損失，阻礙了效率的提升。圖1所示為傳統的同步整流結構開關電源變換器，包括控制電路和功率級電路兩部分。控制電路由DCM遲滯控制電路、死區時間電路以及功率管驅動電路組成，功率級電路由高、低側功率管M1、M2、電感L、負載電容Cout組成。高側PMOS功率管M1源端連接輸入電源電壓，低側NMOS功率管M2源端接地，兩功率管的漏極相連并與電感L的一端連接，連接點記為Lx。電感L的另一端與輸出濾波電容Cout相連，電容Cout另一端接地。電感L與電容Cout組成輸出濾波網絡，兩者的連接點接輸出負載Rload，高、低側功率管的柵極分別接柵端控制信號PG0、NG0。當系統工作于DCM模式下時，其工作狀態如圖2所示，其中IL為電感電流，Iout為輸出電流，Vref為輸出參考電壓，Vout為系統輸出電壓。從t1時刻開始控制電路中的DCM遲滯電路檢測到Vout小于Vref，即認為一個周期的開始，并傳輸控制信號給后一級電路...
【技術保護點】
一種DCM開關電源變換器制控制死區時間的電路，包括控制電路和功率級電路兩部分，控制電路包括DCM遲滯控制電路、死區時間電路以及功率管驅動電路，DCM遲滯控制電路輸出連接死區時間電路，死區時間電路產生含有死區時間的控制信號PG和NG經功率管驅動電路后輸出控制信號PG0和NG0給功率級電路，功率級電路包括高側PMOS功率管M1、低側NMOS功率管M2、電感L、輸出濾波電容C
【技術特征摘要】
1.一種DCM開關電源變換器制控制死區時間的電路，包括控制電路和功率級電路兩部分，控制電路包括DCM遲滯控制電路、死區時間電路以及功率管驅動電路，DCM遲滯控制電路輸出連接死區時間電路，死區時間電路產生含有死區時間的控制信號PG和NG經功率管驅動電路后輸出控制信號PG0和NG0給功率級電路，功率級電路包括高側PMOS功率管M1、低側NMOS功率管M2、電感L、輸出濾波電容Cout和輸出負載Rload，PMOS功率管M1的源極連接輸入電源電壓Vin，NMOS功率管M2的源極接地，PMOS功率管M1的漏極與NMOS功率管M2的漏極互連并與電感L的一端連接，連接點記為Lx，電感L的另一端連接輸出濾波電容Cout的一端和輸出負載Rload的一端，輸出濾波電容Cout的另一端及輸出負載Rload的另一端接地，電感L與電容Cout組成輸出濾波網絡，PMOS功率管M1的柵極和NMOS功率管M2的柵極分別連接功率管驅動電路輸出的驅動控制信號PG0和NG0；其特征在于：控制電路中的死區時間電路采用DCM自適應死區時間控制電路，功率管驅動電路采用兩路反相器鏈構成，設置兩路過零檢測電路檢測Lx點的電壓變化，輸出兩路過零比較信號連接至DCM自適應死區時間控制電路的輸入端；DCM自適應死區時間控制電路包括動態延遲單元、固定延遲單元、RS觸發器RSFF1以及或門or1、與門and1、與門and2和反相器inv15；動態延遲單元有三個輸入端口，一個端口連接前級DCM遲滯控制電路輸出的系統開關控制信號in，另外兩個端口分別連接過零檢測電路輸出的一路過零比較信號zd2和RS觸發器RSFF1的反相端Q-端輸出的時序信號fw，動態延遲單元的輸出連接反相器inv15的輸入端和與門and2的一個輸入端，反相器inv15的輸出連接RS觸發器RSFF1的S端，RS觸發器RSFF1的Q端輸出連接與門and2的另一個輸入端，與門and2輸出一路自適應添加最優死區時間的控制信號NG并連接到或門or1的一個輸入端，或門or1的另一個輸入端連接前級DCM遲滯控制電路輸出的系統開關控制信號in，或門or1輸出另一路自適應添加最優死區時間的控制信號PG，固定延遲單元包括偶數個反相器串聯構成，其中第一個反相器的輸入端連接與門and2輸出的一路自適應添加最優死區時間的控制信號NG，最后一個反相器的輸出連接與門and1的一個輸入端，與門and1的另一個輸入端連接過零檢測電路輸出的另一路過零比較信號zd1，與門and1的輸出連接RS觸發器RSFF1的R端；動態延遲單元包括一個上升沿觸發的D觸發器DFF1，一個2-1譯碼器MUX1，一個6位加減計數器、一個6位二進制延時線以及包括與門and3、與門and4、與門and5、與門and6與門and7，或門or2、或門or3、或門or4，或非門nor1、或非門nor2和反相器inv16構成的計數限制電路；與門and3的兩個輸入端分別連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q1和Q2，與門and4的兩個輸入端分別連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q3和Q4，與門and3的輸出連接與門and5的一個輸入端，與門and5的另一個輸入端連接與門and4的輸出端，與門and5的輸出端連接與門and6的一個輸入端，與門and6的另一個輸入端連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q5，與門and6的輸出端連接或非門nor2的一個輸入端，或非門nor2的另一個輸入端連接或非門nor1的輸出端和與門and7的一個輸入端，或非門nor1的兩個輸入端分別連接或門or4的輸出端和6位加減計數器輸出的6位二進制數Q0-Q5中的Q5，或門or4的兩個輸入端分別連接或門or2的輸出端和或門or3的輸出端，或門or2的兩個輸入端分別連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q1和Q2，或門or3的兩個輸入端分別連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q3和Q4，或非門nor2的輸出端連接反相器inv16的輸入端和2-1譯碼器MUX1的控制端，反相器inv16的輸出端連接與門and7的另一個輸入端，與門and7的輸出端連接2-1譯碼器MUX1的一個輸入端，2-1譯碼器MUX1的另一個輸入端連接D觸發器DFF1的輸出Q端，D觸發器DFF1的D輸入端連接過零檢測電路輸出的過零比較信號zd2，D觸發器DFF1的時鐘端連接RS觸發器RSFF1的反相端Q-端輸出的時序信號fw，2-1譯碼器MUX1的輸出端連接6位加減計數器的控制輸入端，6位加減計數器的時鐘端與6位二進制延時線的一個輸入端互連并連接前級DCM遲滯控制電路輸出的系統開關控制信號in，6位加減計數器輸出6位二進制數Q0-Q5至6位二進制延時線的另一個輸入端，6位二進制延時線的輸出即為動態延遲單元的輸出；6位二進制延時線包括反相器inv17～inv22，NMOS管MN2～MN14，PMOS管MP2和MP3以及時間調整電容C1；6位加減計數器輸出6位二進制數Q0-Q5中的Q0連接反相器inv17的輸入端，NMOS管MN3的源極與NMOS管MN2的源極互連并接地，NMOS管MN3的漏極和NMOS管MN2的漏極分別連接NMOS管MN5的源極和NMOS管MN4的源極且NMOS管...
【專利技術屬性】
技術研發人員：孫偉鋒，張玉浩，陸揚揚，祝靖，陸生禮，時龍興，
申請(專利權)人：東南大學，
類型：發明
國別省市：江蘇,32
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。