用于評(píng)價(jià)FPGA軟件可靠性的方法技術(shù)

本發(fā)明專利技術(shù)實(shí)施例公開(kāi)了一種用于評(píng)價(jià)FPGA軟件可靠性的方法，涉及FPGA軟件可靠性評(píng)價(jià)技術(shù)，能夠客觀、準(zhǔn)確的評(píng)價(jià)FPGA軟件的可靠性。該方法包括輸入訓(xùn)練樣本數(shù)據(jù)；FPGA軟件可靠性度量模型與BP神經(jīng)網(wǎng)絡(luò)結(jié)合，利用所述訓(xùn)練樣本數(shù)據(jù)對(duì)神經(jīng)網(wǎng)絡(luò)進(jìn)行訓(xùn)練，提取FPGA軟件可靠性度量元，并確定該FPGA軟件中每個(gè)度量元的值，輸出可靠性評(píng)價(jià)結(jié)果，主要用于FPGA軟件可靠性評(píng)價(jià)。

【技術(shù)實(shí)現(xiàn)步驟摘要】
用于評(píng)價(jià)FPGA軟件可靠性的方法
本專利技術(shù)涉及FPGA軟件的可靠性評(píng)價(jià)
，尤其涉及一種用于評(píng)價(jià)FPGA軟件可靠性的方法。
技術(shù)介紹
由于FPGA(FieldProgrammableGateArray)具有集成度高、體積小、功耗低、速度快等諸多優(yōu)點(diǎn)，在航空、航天軍用產(chǎn)品領(lǐng)域中獲得了廣泛應(yīng)用，F(xiàn)PGA軟件質(zhì)量成為影響裝備質(zhì)量和武器戰(zhàn)斗力的重要因素。然而，目前武器裝備FPGA軟件在設(shè)計(jì)開(kāi)發(fā)、測(cè)試驗(yàn)證等方面存在諸多薄弱環(huán)節(jié)，研制質(zhì)量難以保證。尤其對(duì)于可靠性設(shè)計(jì)考慮得較少，嚴(yán)重影響武器裝備的質(zhì)量。目前對(duì)于FPGA軟件可靠性評(píng)價(jià)技術(shù)的研究尚處于起步階段，沒(méi)有能夠客觀、準(zhǔn)確的評(píng)價(jià)FPGA軟件可靠性的有效方法。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的目的在于克服現(xiàn)有技術(shù)不足，提供了一種用于評(píng)價(jià)FPGA軟件可靠性的方法，能夠客觀、準(zhǔn)確的評(píng)價(jià)FPGA軟件的可靠性。本專利技術(shù)的技術(shù)解決方案：一種適用于FPGA軟件的可靠性評(píng)價(jià)方法，包括以下步驟：輸入訓(xùn)練樣本數(shù)據(jù)；FPGA軟件可靠性度量模型與BP神經(jīng)網(wǎng)絡(luò)結(jié)合，利用所述訓(xùn)練樣本數(shù)據(jù)對(duì)神經(jīng)網(wǎng)絡(luò)進(jìn)行訓(xùn)練，以確保神經(jīng)網(wǎng)絡(luò)的準(zhǔn)確性，所述軟件可靠性度量模型包括系統(tǒng)要求過(guò)程和需求分析過(guò)程可靠性、設(shè)計(jì)過(guò)程可靠性、實(shí)現(xiàn)與集成過(guò)程可靠性和測(cè)試與驗(yàn)證過(guò)程可靠性，其中所述系統(tǒng)要求過(guò)程和需求分析過(guò)程可靠性包括性能需求可靠性、功能需求可靠性、數(shù)據(jù)需求可靠性和接口需求可靠性，所述設(shè)計(jì)過(guò)程可靠性包括接口設(shè)計(jì)可靠性、通訊設(shè)計(jì)可靠性、模塊設(shè)計(jì)可靠性、時(shí)鐘使用可靠性、IP核使用可靠性、冗余容錯(cuò)設(shè)計(jì)可靠性和可靠性需求可追蹤性，所述實(shí)現(xiàn)與集成過(guò)程可靠性設(shè)計(jì)輸入可靠性、邏輯綜合可靠性、布局布線可靠性和配置文件加載可靠性，所述測(cè)試與驗(yàn)證過(guò)程可靠性包括可靠性測(cè)試充分性可靠性測(cè)試覆蓋性；提取FPGA軟件可靠性度量元，并確定該FPGA軟件中每個(gè)度量元的值，F(xiàn)PGA軟件可靠性度量元為FPGA軟件可靠性度量的內(nèi)容，度量元及FPGA軟件可靠性評(píng)價(jià)結(jié)果的取值范圍均為閉區(qū)間[0,1]，且度量值越接近1，表示相應(yīng)度量元的度量結(jié)果越好，度量元取值方式有二元取值和比率取值兩種；輸出可靠性評(píng)價(jià)結(jié)果。本專利技術(shù)實(shí)施例提供的用于評(píng)價(jià)FPGA軟件可靠性的方法，采用BP神經(jīng)網(wǎng)絡(luò)理論對(duì)FPGA軟件可靠性進(jìn)行評(píng)價(jià)，實(shí)現(xiàn)了準(zhǔn)確給出定量評(píng)價(jià)結(jié)果的功能，而且該方法具有良好的實(shí)用性，利用BP網(wǎng)絡(luò)的自學(xué)習(xí)能力對(duì)權(quán)值進(jìn)行調(diào)整，使用起來(lái)快捷、簡(jiǎn)便，同時(shí)對(duì)FPGA軟件的可靠性設(shè)計(jì)具有一定的指導(dǎo)作用。附圖說(shuō)明所包括的附圖用來(lái)提供對(duì)本專利技術(shù)實(shí)施例的進(jìn)一步的理解，其構(gòu)成了說(shuō)明書(shū)的一部分，用于例示本專利技術(shù)的實(shí)施例，并與文字描述一起來(lái)闡釋本專利技術(shù)的原理。顯而易見(jiàn)地，下面描述中的附圖僅僅是本專利技術(shù)的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本專利技術(shù)實(shí)施例提供的一種適用于FPGA軟件的可靠性評(píng)價(jià)方法流程圖；圖2為本專利技術(shù)實(shí)施例中FPGA軟件可靠性度量模型結(jié)構(gòu)示意圖；圖3為本專利技術(shù)實(shí)施例中BP神經(jīng)網(wǎng)絡(luò)算法的流程框圖；圖4為本專利技術(shù)實(shí)施例中FPGA軟件可靠性評(píng)價(jià)網(wǎng)絡(luò)結(jié)構(gòu)示意圖；圖5為本專利技術(shù)實(shí)施例中網(wǎng)絡(luò)訓(xùn)練性能曲線示意圖；圖6為本專利技術(shù)實(shí)施例中圖1所示方法對(duì)應(yīng)的輸出結(jié)果界面示意圖。具體實(shí)施方式下面將結(jié)合附圖對(duì)本專利技術(shù)的具體實(shí)施例進(jìn)行詳細(xì)說(shuō)明。在下面的描述中，出于解釋而非限制性的目的，闡述了具體細(xì)節(jié)，以幫助全面地理解本專利技術(shù)。然而，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的是，也可以在脫離了這些具體細(xì)節(jié)的其它實(shí)施例中實(shí)踐本專利技術(shù)。在此需要說(shuō)明的是，為了避免因不必要的細(xì)節(jié)而模糊了本專利技術(shù)，在附圖中僅僅示出了與根據(jù)本專利技術(shù)的方案密切相關(guān)的設(shè)備結(jié)構(gòu)和/或處理步驟，而省略了與本專利技術(shù)關(guān)系不大的其他細(xì)節(jié)。本專利技術(shù)實(shí)施例提供一種適用于FPGA軟件的可靠性評(píng)價(jià)方法，如圖1所示，包括以下步驟：101、輸入訓(xùn)練樣本數(shù)據(jù)；102、FPGA軟件可靠性度量模型與BP神經(jīng)網(wǎng)絡(luò)結(jié)合，利用所述訓(xùn)練樣本數(shù)據(jù)對(duì)神經(jīng)網(wǎng)絡(luò)進(jìn)行訓(xùn)練，以確保神經(jīng)網(wǎng)絡(luò)的準(zhǔn)確性，F(xiàn)PGA軟件可靠性度量模型如圖2所示，包括系統(tǒng)要求過(guò)程和需求分析過(guò)程可靠性、設(shè)計(jì)過(guò)程可靠性、實(shí)現(xiàn)與集成過(guò)程可靠性和測(cè)試與驗(yàn)證過(guò)程可靠性，其中所述系統(tǒng)要求過(guò)程和需求分析過(guò)程可靠性包括性能需求可靠性、功能需求可靠性、數(shù)據(jù)需求可靠性和接口需求可靠性，所述設(shè)計(jì)過(guò)程可靠性包括接口設(shè)計(jì)可靠性、通訊設(shè)計(jì)可靠性、模塊設(shè)計(jì)可靠性、時(shí)鐘使用可靠性、IP核使用可靠性、冗余容錯(cuò)設(shè)計(jì)可靠性和可靠性需求可追蹤性，所述實(shí)現(xiàn)與集成過(guò)程可靠性設(shè)計(jì)輸入可靠性、邏輯綜合可靠性、布局布線可靠性和配置文件加載可靠性，所述測(cè)試與驗(yàn)證過(guò)程可靠性包括可靠性測(cè)試充分性可靠性測(cè)試覆蓋性；BP神經(jīng)網(wǎng)絡(luò)(BackPropagationNetwork)是指基于誤差逆向傳播算法的多層前向神經(jīng)網(wǎng)絡(luò)，由輸入層、隱含層、輸出層構(gòu)成。BP神經(jīng)網(wǎng)絡(luò)算法的流程框圖如圖3所示。準(zhǔn)備50個(gè)待測(cè)FPGA軟件，利用表1中的取值方式獲得這些FPGA軟件可靠性性度量元的度量值。邀請(qǐng)多位FPGA軟件可靠性評(píng)價(jià)專家對(duì)這些FPGA軟件的可靠性進(jìn)行綜合評(píng)價(jià)并打分，以此度量值和打分值作為訓(xùn)練神經(jīng)網(wǎng)絡(luò)的樣本。經(jīng)過(guò)分析和計(jì)算，確定神經(jīng)網(wǎng)絡(luò)輸入層神經(jīng)元結(jié)點(diǎn)數(shù)為41，輸入數(shù)值的范圍均為[0,1]，隱含層神經(jīng)元結(jié)點(diǎn)數(shù)為20，輸出層神經(jīng)元結(jié)點(diǎn)數(shù)為1，隱含層激活函數(shù)為雙曲正切Sigmoid函數(shù)tansig，輸出層激活函數(shù)為對(duì)數(shù)Sigmoid函數(shù)logsig，訓(xùn)練算法為L(zhǎng)M(Levenberg-Marquardt)算法，訓(xùn)練過(guò)程中兩次顯示之間的訓(xùn)練間隔步數(shù)為1，訓(xùn)練次數(shù)為1000，訓(xùn)練目標(biāo)誤差為1.0×10-5?；贐P神經(jīng)網(wǎng)絡(luò)的FPGA軟件可靠性評(píng)價(jià)網(wǎng)絡(luò)如圖4所示。使用以上樣本和參數(shù)，在MATLAB中進(jìn)行神經(jīng)網(wǎng)絡(luò)的訓(xùn)練，經(jīng)過(guò)34步迭代訓(xùn)練后，網(wǎng)絡(luò)達(dá)到預(yù)先設(shè)置的目標(biāo)誤差。網(wǎng)絡(luò)訓(xùn)練性能曲線如圖5所示，說(shuō)明網(wǎng)絡(luò)通過(guò)訓(xùn)練已經(jīng)達(dá)到了較高精度，可以用來(lái)進(jìn)行FPGA軟件可靠性評(píng)價(jià)。本文結(jié)合FPGA開(kāi)發(fā)過(guò)程中的相關(guān)要求，建立了一種基于FPGA軟件開(kāi)發(fā)全生命周期的度量模型，全生命周期包括系統(tǒng)要求和需求分析、設(shè)計(jì)、實(shí)現(xiàn)與集成、測(cè)試與驗(yàn)證四個(gè)過(guò)程。該度量模型既可在FPGA軟件設(shè)計(jì)開(kāi)發(fā)過(guò)程中對(duì)FPGA軟件可靠性進(jìn)行度量，也可在交付后對(duì)影響FPGA軟件可靠性的問(wèn)題進(jìn)行確認(rèn)、更改，有效保證FPGA軟件的可靠性。103、提取FPGA軟件可靠性度量元，并確定該FPGA軟件中每個(gè)度量元的值，F(xiàn)PGA軟件可靠性度量元為FPGA軟件可靠性度量的內(nèi)容，度量元及FPGA軟件可靠性評(píng)價(jià)結(jié)果的取值范圍均為閉區(qū)間[0,1]，且度量值越接近1，表示相應(yīng)度量元的度量結(jié)果越好，度量元取值方式有二元取值和比率取值兩種；FPGA軟件可靠性度量的內(nèi)容稱為FPGA軟件可靠性度量元，定量度量FPGA軟件可靠性的基礎(chǔ)是定義FPGA軟件可靠性度量元的取值方式。本專利技術(shù)實(shí)施例中使用的度量元及FPGA軟件可靠性評(píng)價(jià)結(jié)果的取值范圍均為閉區(qū)間[0,1]，且度量值越接近1，說(shuō)明相應(yīng)度量元的度量結(jié)果越好。取值方式有兩種：二元取值和比率取值。二元取值的規(guī)則是：二元取值要么取為度量的最大值1，要么取為度量的最小值0。當(dāng)對(duì)一個(gè)問(wèn)題的回答為“是”時(shí)，度量元取值為1；當(dāng)對(duì)一個(gè)問(wèn)題的回答為“否”時(shí)，度量元取值為0。比率取值的規(guī)則是：對(duì)本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種適用于FPGA軟件的可靠性評(píng)價(jià)方法，其特征在于，包括以下步驟：輸入訓(xùn)練樣本數(shù)據(jù)；FPGA軟件可靠性度量模型與BP神經(jīng)網(wǎng)絡(luò)結(jié)合，利用所述訓(xùn)練樣本數(shù)據(jù)對(duì)神經(jīng)網(wǎng)絡(luò)進(jìn)行訓(xùn)練，以確保神經(jīng)網(wǎng)絡(luò)的準(zhǔn)確性，所述軟件可靠性度量模型包括系統(tǒng)要求過(guò)程和需求分析過(guò)程可靠性、設(shè)計(jì)過(guò)程可靠性、實(shí)現(xiàn)與集成過(guò)程可靠性和測(cè)試與驗(yàn)證過(guò)程可靠性，其中所述系統(tǒng)要求過(guò)程和需求分析過(guò)程可靠性包括性能需求可靠性、功能需求可靠性、數(shù)據(jù)需求可靠性和接口需求可靠性，所述設(shè)計(jì)過(guò)程可靠性包括接口設(shè)計(jì)可靠性、通訊設(shè)計(jì)可靠性、模塊設(shè)計(jì)可靠性、時(shí)鐘使用可靠性、IP核使用可靠性、冗余容錯(cuò)設(shè)計(jì)可靠性和可靠性需求可追蹤性，所述實(shí)現(xiàn)與集成過(guò)程可靠性設(shè)計(jì)輸入可靠性、邏輯綜合可靠性、布局布線可靠性和配置文件加載可靠性，所述測(cè)試與驗(yàn)證過(guò)程可靠性包括可靠性測(cè)試充分性可靠性測(cè)試覆蓋性；提取FPGA軟件可靠性度量元，并確定該FPGA軟件中每個(gè)度量元的值，F(xiàn)PGA軟件可靠性度量元為FPGA軟件可靠性度量的內(nèi)容，度量元及FPGA軟件可靠性評(píng)價(jià)結(jié)果的取值范圍均為閉區(qū)間[0,1]，且度量值越接近1，表示相應(yīng)度量元的度量結(jié)果越好，度量元取值方式有二元取值和比率取值兩種；輸出可靠性評(píng)價(jià)結(jié)果。...

【技術(shù)特征摘要】
1.一種適用于FPGA軟件的可靠性評(píng)價(jià)方法，其特征在于，包括以下步驟：輸入訓(xùn)練樣本數(shù)據(jù)；FPGA軟件可靠性度量模型與BP神經(jīng)網(wǎng)絡(luò)結(jié)合，利用所述訓(xùn)練樣本數(shù)據(jù)對(duì)神經(jīng)網(wǎng)絡(luò)進(jìn)行訓(xùn)練，以確保神經(jīng)網(wǎng)絡(luò)的準(zhǔn)確性，所述軟件可靠性度量模型包括系統(tǒng)要求過(guò)程和需求分析過(guò)程可靠性、設(shè)計(jì)過(guò)程可靠性、實(shí)現(xiàn)與集成過(guò)程可靠性和測(cè)試與驗(yàn)證過(guò)程可靠性，其中所述系統(tǒng)要求過(guò)程和需求分析過(guò)程可靠性包括性能需求可靠性、功能需求可靠性、數(shù)據(jù)需求可靠性和接口需求可靠性，所述設(shè)計(jì)過(guò)程可靠性包括接口設(shè)計(jì)可靠性、通訊設(shè)計(jì)可靠性、模塊設(shè)計(jì)可靠性、時(shí)鐘使用可靠性...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：姚可成，劉偉，孟偉，朱琳，楊楠，張哲，李卓，李麗華，張清，張國(guó)宇，宋悅，張玉，程海龍，李思，韓旭東，孫文靖，楊春霞，申璐，張磊，劉妍，李慧君，李曉偉，
申請(qǐng)(專利權(quán))人：北京京航計(jì)算通訊研究所，
類型：發(fā)明
國(guó)別省市：北京,11