用于執(zhí)行自旋?循環(huán)跳轉(zhuǎn)的裝置和方法制造方法及圖紙

一種用于執(zhí)行自旋?循環(huán)跳轉(zhuǎn)的裝置和方法。處理器的一個(gè)實(shí)施例包括：跳轉(zhuǎn)?暫停執(zhí)行邏輯，其執(zhí)行跳轉(zhuǎn)?暫停指令，所述跳轉(zhuǎn)?暫停指令指定條件并且標(biāo)識(shí)目的地指令；其中響應(yīng)于跳轉(zhuǎn)?暫停指令的執(zhí)行，跳轉(zhuǎn)?暫停執(zhí)行邏輯要提供跳轉(zhuǎn)?暫停指令和目的地指令之間的循環(huán)包括自旋?等待循環(huán)的提示，以及測試所述條件，如果滿足所述條件，則所述跳轉(zhuǎn)?暫停執(zhí)行邏輯在跳轉(zhuǎn)到目的地指令之前按指定量延遲執(zhí)行。處理器的第二實(shí)施例包括測試?減法執(zhí)行邏輯，其執(zhí)行測試?減法指令，所述測試?減法執(zhí)行邏輯使第二源寄存器中的計(jì)數(shù)器值遞減，所述測試?減法執(zhí)行邏輯還測試第一源寄存器或存儲(chǔ)器中的監(jiān)視值和第二源寄存器中的計(jì)數(shù)器值，其中如果監(jiān)視值具有指示退出條件的值或者如果計(jì)數(shù)器值等于零，則所述測試?減法執(zhí)行邏輯要退出自旋?等待循環(huán)。

Apparatus and method for performing spin cycle jump

An apparatus and method for performing spin cycle jump. One embodiment comprising processor: jump suspend its execution logic, jump the jump pause instruction, pause instruction specified conditions and identifies the destination instruction; the response to jump suspend the execution of the instruction, the jump suspended logic to provide jump suspended between instruction and destination instruction cycle including the spin wait loop tips, and testing the condition, if the condition is satisfied, the jump suspended logic instructions before by the amount specified in the destination jump to delay execution. Second processor embodiments include test subtraction execution logic, the execution of the test subtraction instruction, the test execution logic to subtraction counter second source register values decline, the test subtraction execution logic test counter first source register or memory monitoring value and second source register values, which if the monitoring value indicating exit condition value or if the counter value is equal to zero, then the test subtraction execution logic to exit the spin wait loop.

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國外來華專利技術(shù)】用于執(zhí)行自旋-循環(huán)跳轉(zhuǎn)的裝置和方法
本專利技術(shù)一般涉及計(jì)算機(jī)處理器的領(lǐng)域。更特別地，本專利技術(shù)涉及用于執(zhí)行自旋-循環(huán)（spin-loop）跳轉(zhuǎn)的方法和裝置。
技術(shù)介紹
指令集或指令集架構(gòu)（ISA）是與編程相關(guān)的計(jì)算機(jī)架構(gòu)的部分，其包括原生數(shù)據(jù)類型、指令、寄存器架構(gòu)、尋址模式、存儲(chǔ)器架構(gòu)、中斷和異常處理、以及外部輸入和輸出（I/O）。應(yīng)注意的是，術(shù)語“指令”在本文中一般是指宏指令（即被提供給處理器以供執(zhí)行的指令），與微指令或微操作（micro-op）（即處理器的解碼器解碼宏指令的結(jié)果）相對(duì)。微指令或微操作可以被配置成指示處理器上的執(zhí)行單元來實(shí)行操作以實(shí)現(xiàn)與宏指令關(guān)聯(lián)的邏輯。ISA與微架構(gòu)不同，所述微架構(gòu)是用于實(shí)現(xiàn)指令集的處理器設(shè)計(jì)技術(shù)的集合。具有不同微架構(gòu)的處理器可以共享公共指令集。例如，Intel?奔騰4處理器、Intel?CoreTM處理器和來自加利福尼亞州桑尼維爾的高級(jí)微設(shè)備公司的處理器實(shí)現(xiàn)幾乎相同的版本的x86指令集（具有已經(jīng)添加有較新版本的一些擴(kuò)展），但具有不同的內(nèi)部設(shè)計(jì)。例如，ISA的相同寄存器架構(gòu)可以使用公知的技術(shù)在不同的微架構(gòu)中以不同的方式實(shí)現(xiàn)，包括專用物理寄存器、使用寄存器重命名機(jī)制（例如，使用寄存器別名表（RAT）、重排序緩沖器（ROB）和退役寄存器文件）的一個(gè)或多個(gè)動(dòng)態(tài)分配的物理寄存器。除非以其他方式指定，否則短語寄存器架構(gòu)、寄存器文件和寄存器在本文中用于指代對(duì)軟件/編程器可見的那個(gè)以及指令以其指定寄存器的方式。在需要區(qū)別的情況下，形容詞“邏輯的”、“架構(gòu)的”或“軟件可見的”將用于指示寄存器架構(gòu)中的寄存器/文件，而不同形容詞將用于指定給定微架構(gòu)中的寄存器（例如，物理寄存器、重排序緩沖器、退役寄存器、寄存器池）。指令集包括一個(gè)或多個(gè)指令格式。給定指令格式定義各種字段（位的數(shù)量、位的位置）以除了其他之外尤其指定將執(zhí)行的操作和該操作將在其上執(zhí)行的（一個(gè)或多個(gè)）操作數(shù)。某些指令格式通過指令模板（或者子格式）的定義被進(jìn)一步分解。例如，給定指令格式的指令模板可以被定義為具有指令格式的字段的不同子集（所包括的字段典型地以相同的次序，但是至少某些具有不同的位的位置，因?yàn)榘ǜ俚淖侄危┖?或被定義為具有不同地解釋的給定字段。給定指令使用給定指令格式（并且，如果被定義，以該指令格式的指令模板中的給定的一個(gè)）來表達(dá)并指定操作和操作數(shù)。指令流是指令的特定序列，其中序列中的每個(gè)指令是以指令格式（并且，如果被定義，該指令格式的指令模板中的給定的一個(gè)）的指令的出現(xiàn)。附圖說明對(duì)本專利技術(shù)的更好的理解可以從以下詳細(xì)描述結(jié)合附圖來獲得，其中：圖1A和1B是圖示根據(jù)本專利技術(shù)的實(shí)施例的通用矢量友好的指令格式及其指令模板的框圖；圖2A-D是圖示根據(jù)本專利技術(shù)的實(shí)施例的示例性特定矢量友好的指令格式的框圖；圖3是根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的寄存器架構(gòu)的框圖；以及圖4A是圖示根據(jù)本專利技術(shù)的實(shí)施例的示例性有序取出、解碼、退役流水線和示例性寄存器重命名、無序發(fā)出/執(zhí)行流水線二者的框圖；圖4B是圖示根據(jù)本專利技術(shù)的實(shí)施例的要被包括在處理器中的有序取出、解碼、退役核的示例性實(shí)施例和示例性寄存器重命名、無序發(fā)出/執(zhí)行架構(gòu)核二者的框圖；圖5A是單個(gè)處理器核、連同其到管芯上互連網(wǎng)絡(luò)的連接的框圖；圖5B圖示根據(jù)本專利技術(shù)的實(shí)施例的圖5A中的處理器核的部分的展開圖。圖6是根據(jù)本專利技術(shù)的實(shí)施例的具有集成存儲(chǔ)器控制器和圖形的單核處理器和多核處理器的框圖；圖7圖示根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的系統(tǒng)的框圖；圖8圖示根據(jù)本專利技術(shù)的實(shí)施例的第二系統(tǒng)的框圖；圖9圖示根據(jù)本專利技術(shù)的實(shí)施例的第三系統(tǒng)的框圖；圖10圖示根據(jù)本專利技術(shù)的實(shí)施例的片上系統(tǒng)（SoC）的框圖；圖11圖示根據(jù)本專利技術(shù)的實(shí)施例的對(duì)比使用軟件指令轉(zhuǎn)換器來將源指令集中的二進(jìn)制指令轉(zhuǎn)換成目標(biāo)指令集中的二進(jìn)制指令的框圖；圖12圖示可以在其上實(shí)現(xiàn)本專利技術(shù)的實(shí)施例的示例性處理器；圖13圖示示出示例性自旋-循環(huán)的方法；圖14圖示由跳轉(zhuǎn)-暫停（jump-pause）指令的一個(gè)實(shí)施例執(zhí)行的多個(gè)操作；圖15圖示根據(jù)測試-減法（test-subtract）指令的一個(gè)實(shí)施例的方法。具體實(shí)施方式在以下描述中，為了解釋的目的，闡述眾多具體細(xì)節(jié)以便提供對(duì)以下描述的本專利技術(shù)的實(shí)施例的透徹理解。然而，對(duì)于本領(lǐng)域技術(shù)人員將明顯的是，本專利技術(shù)的實(shí)施例可以在沒有這些具體細(xì)節(jié)中的一些的情況下實(shí)踐。在其他情況下，公知的結(jié)構(gòu)和設(shè)備以框圖的形式示出以避免使本專利技術(shù)的實(shí)施例的基礎(chǔ)原理模糊。示例性處理器架構(gòu)和數(shù)據(jù)類型指令集包括一個(gè)或多個(gè)指令格式。給定指令格式定義各種字段（位的數(shù)量、位的位置）以除了其他之外尤其指定將執(zhí)行的操作（操作碼（opcode））和該操作將在其上執(zhí)行的（一個(gè)或多個(gè)）操作數(shù)。某些指令格式通過指令模板（或者子格式）的定義被進(jìn)一步分解。例如，給定指令格式的指令模板可以被定義為具有指令格式的字段的不同子集（所包括的字段典型地以相同的次序，但是至少某些具有不同的位的位置，因?yàn)榘ǜ俚淖侄危┖?或被定義為具有不同地解釋的給定字段。因此，ISA的每個(gè)指令使用給定指令格式（并且，如果被定義，以該指令格式的指令模板中的給定的一個(gè)）來表達(dá)并包括用于指定操作和操作數(shù)的字段。例如，示例性ADD指令具有特定操作碼和指令格式，所述指令格式包括指定該操作碼的操作碼字段和選擇操作數(shù)（源1（source1）/目的地和源2（source2））的操作數(shù)字段；并且在指令流中該ADD指令的出現(xiàn)將在選擇特定操作數(shù)的操作數(shù)字段中具有特定的內(nèi)容。稱為高級(jí)矢量擴(kuò)展（AVX）（AVX1和AVX2）并使用矢量擴(kuò)展（VEX）編碼方案的SIMD擴(kuò)展的集合已經(jīng)已經(jīng)被發(fā)布和/或出版（例如，參見Intel?64和IA-32架構(gòu)軟件開發(fā)者手冊，2011年10月；并且參見Intel?高級(jí)矢量擴(kuò)展編程參考，2011年6月）。示例性指令格式本文描述的（一個(gè)或多個(gè)）指令的實(shí)施例可以以不同格式來體現(xiàn)。此外，下面詳述了示例性的系統(tǒng)、架構(gòu)和流水線。（一個(gè)或多個(gè)）指令的實(shí)施例可以在這樣的系統(tǒng)、架構(gòu)和流水線上執(zhí)行，但并不限于所詳述的那些。A.通用矢量友好的指令格式矢量友好的指令格式是適合于矢量指令的指令格式（例如，存在對(duì)矢量操作特定的某些字段）。雖然描述了其中通過矢量友好的指令格式支持矢量和標(biāo)量操作兩者的實(shí)施例，但可替換的實(shí)施例僅使用矢量友好的指令格式的矢量操作。圖1A-1B是圖示了根據(jù)本專利技術(shù)的實(shí)施例的通用矢量友好的指令格式及其指令模板的框圖。圖1A是圖示了根據(jù)本專利技術(shù)的實(shí)施例的通用矢量友好的指令格式及其A類指令模板的框圖；而圖1B是圖示了根據(jù)本專利技術(shù)的實(shí)施例的通用矢量友好的指令格式及其B類指令模板的框圖。具體地，針對(duì)通用矢量友好的指令格式100定義了A類和B類指令模板，其兩者都包括非存儲(chǔ)器訪問105指令模板和存儲(chǔ)器訪問120指令模板。在矢量友好的指令格式的上下文中的術(shù)語通用是指該指令格式不被束縛于任何特定指令集。雖然將描述其中矢量友好的指令格式支持下述內(nèi)容的本專利技術(shù)的實(shí)施例：具有32位（4字節(jié)）或64位（8字節(jié)）數(shù)據(jù)元素寬度（或大小）的64字節(jié)矢量操作數(shù)長度（或大小）（并且因此，包括16個(gè)雙字大小元素或可替換地8個(gè)四字大小元素的64字節(jié)矢量）；具有16位（2字節(jié)）或8位（1字節(jié)）數(shù)據(jù)元素寬度（或大小）的64字節(jié)矢量操作數(shù)長度（或大小）；具有32位（本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種處理器，包括：跳轉(zhuǎn)?暫停執(zhí)行邏輯，其執(zhí)行跳轉(zhuǎn)?暫停指令，所述跳轉(zhuǎn)?暫停指令指定條件并且標(biāo)識(shí)目的地指令；其中響應(yīng)于跳轉(zhuǎn)?暫停指令的執(zhí)行，跳轉(zhuǎn)?暫停執(zhí)行邏輯要提供跳轉(zhuǎn)?暫停指令和目的地指令之間的循環(huán)包括自旋?等待循環(huán)的提示，以及測試所述條件，如果滿足所述條件，則所述跳轉(zhuǎn)?暫停執(zhí)行邏輯在跳轉(zhuǎn)到目的地指令之前按指定量延遲執(zhí)行。

【技術(shù)特征摘要】
【國外來華專利技術(shù)】1.一種處理器，包括：跳轉(zhuǎn)-暫停執(zhí)行邏輯，其執(zhí)行跳轉(zhuǎn)-暫停指令，所述跳轉(zhuǎn)-暫停指令指定條件并且標(biāo)識(shí)目的地指令；其中響應(yīng)于跳轉(zhuǎn)-暫停指令的執(zhí)行，跳轉(zhuǎn)-暫停執(zhí)行邏輯要提供跳轉(zhuǎn)-暫停指令和目的地指令之間的循環(huán)包括自旋-等待循環(huán)的提示，以及測試所述條件，如果滿足所述條件，則所述跳轉(zhuǎn)-暫停執(zhí)行邏輯在跳轉(zhuǎn)到目的地指令之前按指定量延遲執(zhí)行。2.根據(jù)權(quán)利要求1所述的處理器，其中如果不滿足所述條件，則所述跳轉(zhuǎn)-暫停執(zhí)行邏輯要退出自旋-等待循環(huán)。3.根據(jù)權(quán)利要求1所述的處理器，其中所述指定量大于或等于零。4.根據(jù)權(quán)利要求1所述的處理器，其中所述目的地指令包括自旋-等待循環(huán)中的指令。5.根據(jù)權(quán)利要求1所述的處理器，還包括測試-減法執(zhí)行邏輯，其執(zhí)行測試-減法指令，所述測試-減法執(zhí)行邏輯響應(yīng)地使計(jì)數(shù)器值遞減1、測試監(jiān)視值和測試計(jì)數(shù)器值。6.根據(jù)權(quán)利要求5所述的處理器，其中所述測試-減法執(zhí)行邏輯要確定是否監(jiān)視值指示退出條件以及是否計(jì)數(shù)器值具有零值，其中如果監(jiān)視值指示退出條件或者計(jì)數(shù)器值具有零值，則所述測試-減法執(zhí)行邏輯要退出自旋-等待循環(huán)。7.根據(jù)權(quán)利要求6所述的處理器，其中如果監(jiān)視值不指示退出條件或者計(jì)數(shù)器值不具有零值，則所述測試-減法執(zhí)行邏輯要使自旋-等待循環(huán)中的下一個(gè)指令被執(zhí)行。8.一種處理器，包括：第一源寄存器或存儲(chǔ)器，其存儲(chǔ)監(jiān)視值；第二源寄存器，其存儲(chǔ)計(jì)數(shù)器值；以及測試-減法執(zhí)行邏輯，其執(zhí)行測試-減法指令，所述測試-減法執(zhí)行邏輯使第二源寄存器中的計(jì)數(shù)器值遞減，所述測試-減法執(zhí)行邏輯還測試第一源寄存器或存儲(chǔ)器中的監(jiān)視值和第二源寄存器中的計(jì)數(shù)器值，其中如果監(jiān)視值具有指示退出條件的值或者如果計(jì)數(shù)器值等于零，則所述測試-減法執(zhí)行邏輯要退出自旋-等待循環(huán)。9.根據(jù)權(quán)利要求8所述的處理器，其中如果監(jiān)視值不具有指示退出條件的值或者如果計(jì)...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：D西夫科夫，I埃莫萊夫，
申請(專利權(quán))人：英特爾公司，
類型：發(fā)明
國別省市：美國,US