基于FPGA的內存鏡像實現的方法及裝置制造方法及圖紙

本發明專利技術公開了一種基于FPGA的內存鏡像實現的方法，包括接收計算機下發的初始數據；將所述初始數據加入校驗碼形成校驗數據并將所述校驗數據寫入各內存；接收到所述計算機下發的讀取命令后，從各所述內存中讀取所述校驗數據并進行校驗；將校驗結果正確的所述校驗數據反饋給所述計算機。該方法將FPGA作為內存與計算機間的橋梁，由FPGA對內存進行訪問控制以及糾錯處理，而不需要計算機執行這些操作，有效的減少了計算機的處理工作量，提高了訪問內存的速度。同時該方法無需對計算機的軟件及硬件進行修改，即可實現內存鏡像。本發明專利技術還公開了一種基于FPGA的內存鏡像實現的裝置及系統，均具有上述技術效果。

Method and device for implementation of memory mirror based on FPGA

The invention discloses a method for memory FPGA based on the realization of the initial data including receiving computer; the initial data to check code form the calibration data and the calibration data is written to the memory; receiving the read command of the computer after reading the data from each check the memory and check; feedback the verification data correctly to the computer will check the results. In this method, FPGA is used as a bridge between memory and computer, and FPGA is used for access control and error correction processing of memory. It doesn't need computers to perform these operations. It effectively reduces the workload of computer processing and improves the speed of accessing memory. At the same time, the method does not need to modify the software and hardware of the computer, and the memory image can be realized. The invention also discloses a device and system for the realization of a memory mirror based on FPGA, all of which have the above technical effect.

【技術實現步驟摘要】
基于FPGA的內存鏡像實現的方法及裝置
本專利技術涉及內存控制領域，特別涉及一種基于FPGA的內存鏡像實現的方法、裝置及系統。
技術介紹
內存是計算機中的重要部件，計算機中的所有程序的運行都是在內存中進行的，因此，內存的可靠性直接關系到整個系統是否可以穩定運行。目前常用的提高可靠性的方法是采用內存鏡像的方式，即在系統中同時存在兩塊或多塊內存模塊，由處理器控制內存模塊的讀寫操作，在讀操作時采用某種糾錯機制來選擇正確的數據，一旦其中某個內存模塊發生故障或者出現數據錯誤的情況，此時控制器就會從這些內存中選擇正確的數據，避免服務中斷，提高系統的可靠性，保證計算機功能的正常運行。但是，現有技術方案在實現內存鏡像時，是在計算機的處理器上增加兩個或者多個內存，由處理器控制內存。這樣在通用的內存操作基礎上增加了糾錯處理以及數據重讀/重寫等機制，會增加計算機的處理工作量，影響計算機訪問內存的速度。同時，在實現內存鏡像時無法直接采用上述方式，而需要對本計算機的硬件及軟件進行修改。對于硬件及軟件不可修改的系統而言，則無法通過該方法實現內存鏡像。因此，如何解決上述問題是本領域技術人員亟待解決的技術問題。
技術實現思路
本專利技術的目的是提供一種基于FPGA的內存鏡像實現的方法、裝置及系統。由FPGA控制內存模塊的訪問及糾錯操作，降低了計算機的操作量，提高了訪問內存的速度，可以在不修改軟件及硬件的情況下，實現內存鏡像。為解決上述技術問題，本專利技術提供了一種基于FPGA的內存鏡像實現的方法，所述方法包括：接收計算機下發的初始數據；將所述初始數據加入校驗碼形成校驗數據并將所述校驗數據寫入各內存；接收到所述計算機下發的讀取命令后，從各所述內存中讀取所述校驗數據并進行校驗；將校驗結果正確的所述校驗數據反饋給所述計算機。優選的，所述將校驗結果正確的所述校驗數據反饋給所述計算機包括：若所述校驗數據中只有一個為正確數據，則將所述正確數據反饋給所述計算機；若所述校驗數據均為正確數據，則將默認的主內存中的所述校驗數據反饋給所述計算機；若所述校驗數據均為錯誤數據，則發出報警信號。優選的，所述接收計算機下發的初始數據包括：通過DDIO接口接收所述計算機下發的所述初始數據。優選的，所述將初始數據加入校驗碼形成校驗數據并將所述校驗數據寫入各內存包括：將所述初始數據加入CRC校驗碼形成校驗數據并將所述校驗數據寫入各DDR。優選的，所述接收到計算機下發的讀取命令后，從各所述內存中讀取所述校驗數據并進行校驗包括：解析通過DDIO接口接收的所述讀取命令；根據解析結果向各所述DDR發送控制信號；通過PHYLite接口從各所述DDR中讀取所述校驗數據；對所述校驗數據進行CRC解碼。本專利技術還提供了一種基于FPGA的內存鏡像實現的裝置，包括：接收單元，用于接收計算機下發的初始數據；執行單元，用于將所述初始數據加入校驗碼形成校驗數據并將所述校驗數據寫入各內存；當接收到所述計算機下發的讀取命令后，所述執行模塊從各所述內存中讀取所述校驗數據，并進行校驗；反饋單元，將校驗結果正確的所述校驗數據反饋給所述計算機。優選的，所述反饋單元包括：第一反饋子單元，用于當所述校驗數據中只有一個為正確數據時，將所述正確數據反饋給所述計算機；第二反饋子單元，用于當所述校驗數據均為正確數據時，將默認的主內存中的所述校驗數據反饋給所述計算機；第三反饋子單元，用于當所述校驗數據均為錯誤數據時，發出報警信號。本專利技術還提供了一種基于FPGA的內存鏡像實現的系統，包括：計算機，用于向FPGA發送初始數據以及接收所述FPGA反饋的正確校驗數據；FPGA，用于接收計算機下發的初始數據；將所述初始數據加入校驗碼形成校驗數據并將所述校驗數據寫入各內存；接收到所述計算機下發的讀取命令后，從各所述內存中讀取所述校驗數據并進行校驗；將校驗結果正確的所述校驗數據反饋給所述計算機；內存，用于接收來自所述FPGA的校驗數據并存儲。本專利技術所提供的基于FPGA的內存鏡像實現的方法，將FPGA作為內存與計算機間的橋梁，由FPGA接收計算機下發的數據、命令以及對內存進行訪問控制及糾錯，而不需要計算機控制內存的訪問和糾錯，有效的減少了計算機的處理工作量，提高了訪問內存的速度。同時在實現內存鏡像時，無需修改計算機主板的硬件電路及結構形式。尤其對于硬件和軟件不可修改的系統而言，同樣可以實現內存鏡像。附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對本專利技術實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。圖1為本專利技術實施例提供的基于FPGA的內存鏡像實現方法的流程示意圖；圖2為本專利技術實施例提供的基于FPGA的內存鏡像實現裝置的示意圖；圖3為本專利技術實施例提供的基于FPGA的內存鏡像實現系統的示意圖。具體實施方式本專利技術的核心是提供一種基于FPGA的內存鏡像實現的方法，該方法由FPGA(FieldProgrammableGateArray，現場可編程與門陣列)對內存進行訪問控制以及糾錯，而不需要計算機執行該動作，有效的減少了計算機的處理工作量，提高了訪問內存的速度。本專利技術的另一個核心是提供一種基于FPGA的內存鏡像實現的裝置、設備、系統及計算機可讀存儲介質，均具有上述技術效果。為使本專利技術實施例的目的、技術方案和優點更加清楚，下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本專利技術一部分實施例，而不是全部的實施例?；诒緦＠夹g中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。請參考圖1，圖1為本專利技術實施例提供的基于FPGA的內存鏡像實現方法的流程示意圖，其中，本方法的執行主體為FPGA。參考該示意圖可知，所述方法可以包括以下步驟：S1：接收計算機下發的初始數據；S2：將初始數據加入校驗碼形成校驗數據并將校驗數據寫入各內存；其中，本專利技術不限定校驗碼的大小，校驗碼可以為8bit的CRC(CyclicRedundancyCheck，循環冗余校驗)校驗碼，也可以為16bit的CRC校驗碼。為節省校驗處理的時間，優選的可以在初始數據中加入8bit的CRC校驗碼。另外，本專利技術也不限定內存規格，可以為DDR(DoubleDateRate，雙倍速率同步動態隨機存儲器)、DDR2、DDR3以及DDR4，或者其他標準的內存規格。由于DDR的數據傳輸速率較高，所以為提高數據傳輸速率可以優選的選擇將校驗數據同時寫入各DDR中。S3：接收到計算機下發的讀取命令后，從各內存中讀取校驗數據并進行校驗；S4：將校驗結果正確的數據反饋給計算機。其中，校驗結果正確的校驗數據的個數不唯一確定，所以在選擇正確的校驗數據反饋給計算機時，可能存在多種情況。而對于具體如何選取正確數據并反饋給計算機，本專利技術不作限定。比如可以選取指定內存中的正確數據反饋給計算機，或者隨機從正確數據中選取一個反饋給計算機。綜上，本專利技術所提供的基于FPGA的內存鏡像實現的方法，將FPGA作為內存與計算機間的橋梁，由FPGA對內存進行訪問控制以及糾錯，而不需本文檔來自技高網...

【技術保護點】
一種基于FPGA的內存鏡像實現的方法，其特征在于，包括：接收計算機下發的初始數據；將所述初始數據加入校驗碼形成校驗數據并將所述校驗數據寫入各內存；接收到所述計算機下發的讀取命令后，從各所述內存中讀取所述校驗數據并進行校驗；將校驗結果正確的所述校驗數據反饋給所述計算機。

【技術特征摘要】
1.一種基于FPGA的內存鏡像實現的方法，其特征在于，包括：接收計算機下發的初始數據；將所述初始數據加入校驗碼形成校驗數據并將所述校驗數據寫入各內存；接收到所述計算機下發的讀取命令后，從各所述內存中讀取所述校驗數據并進行校驗；將校驗結果正確的所述校驗數據反饋給所述計算機。2.根據權利要求1所述的方法，其特征在于，所述將校驗結果正確的所述校驗數據反饋給所述計算機包括：若所述校驗數據中只有一個為正確數據，則將所述正確數據反饋給所述計算機；若所述校驗數據均為正確數據，則將默認的主內存中的所述校驗數據反饋給所述計算機；若所述校驗數據均為錯誤數據，則發出報警信號。3.根據權利要求2所述的方法，其特征在于，所述接收計算機下發的初始數據包括：通過DDIO接口接收所述計算機下發的所述初始數據。4.根據權利要求3所述的方法，其特征在于，所述將初始數據加入校驗碼形成校驗數據并將所述校驗數據寫入各內存包括：將所述初始數據加入CRC校驗碼形成校驗數據并將所述校驗數據寫入各DDR。5.根據權利要求1-4任一項所述的方法，其特征在于，所述接收到計算機下發的讀取命令后，從各所述內存中讀取所述校驗數據并進行校驗包括：解析通過DDIO接口接收的所述讀取命令；根據解析結果向各所述DDR發送控制信號；通過PHYLite接口從各所...

【專利技術屬性】
技術研發人員：任智新，
申請(專利權)人：鄭州云海信息技術有限公司，
類型：發明
國別省市：河南,41