片上時(shí)鐘電路和片上時(shí)鐘信號(hào)的生成方法技術(shù)

本發(fā)明專利技術(shù)公開了一種片上時(shí)鐘電路和基于其的片上時(shí)鐘信號(hào)的生成方法，其中，片上時(shí)鐘電路包括：調(diào)整電路，調(diào)整電路包括計(jì)數(shù)電路和生成電路，其中，計(jì)數(shù)電路與生成電路相連，計(jì)數(shù)電路用于在片外充電設(shè)備輸入的時(shí)鐘信號(hào)的初始脈沖寬度內(nèi)對(duì)芯片的時(shí)鐘周期進(jìn)行計(jì)數(shù)，生成電路用于根據(jù)對(duì)芯片的時(shí)鐘周期的計(jì)數(shù)結(jié)果生成調(diào)整芯片的時(shí)鐘周期的調(diào)整信號(hào)；輸出電路，輸出電路與生成電路相連，輸出電路用于根據(jù)調(diào)整信號(hào)對(duì)芯片的時(shí)鐘周期進(jìn)行調(diào)整，以輸出與片外充電設(shè)備的時(shí)鐘周期匹配的時(shí)鐘信號(hào)。該時(shí)鐘電路能夠使芯片的時(shí)鐘周期與片外充電設(shè)備的時(shí)鐘周期保持一致，降低了對(duì)外部充電設(shè)備的時(shí)鐘信號(hào)的精度要求。

On chip clock circuit and on-chip clock signal generation method

The invention discloses an on-chip clock circuit and a method for generating on chip clock signals based on the chip, in which the on-chip clock circuit includes the adjustment circuit, the adjusting circuit includes the counting circuit and the generating circuit, in which the counting circuit is connected with the generation circuit, and the counting circuit is used for the clock signal input by the outside charge device. The clock cycle of the chip is counted in the initial pulse width. The generating circuit is used to generate the adjusting signal of the clock cycle of the chip according to the counting result of the clock cycle of the chip. The output circuit is connected with the generation circuit, and the output circuit is used to adjust the clock cycle of the chip according to the adjusting and adjusting signal. The clock signal matches the clock period of the off chip charging device. The clock circuit can keep the clock cycle of the chip and the clock cycle of the outside charging device, and reduce the precision requirement for the clock signal of the external charging device.

【技術(shù)實(shí)現(xiàn)步驟摘要】
片上時(shí)鐘電路和片上時(shí)鐘信號(hào)的生成方法
本專利技術(shù)涉及電子
，具體涉及一種片上時(shí)鐘電路和一種片上時(shí)鐘信號(hào)的生成方法。
技術(shù)介紹
片外充電設(shè)備(如手機(jī))的快充主要是通過調(diào)整輸出的電壓或電流大小來實(shí)現(xiàn)。在快充模式下，快充系統(tǒng)通過提高輸出的電壓或電流，以提高輸出的功率，進(jìn)而達(dá)到快速充電的目的。圖1為快充系統(tǒng)的結(jié)構(gòu)示意圖，如圖1所示，芯片IC2與片外充電設(shè)備主要通過D-端進(jìn)行雙向通訊，芯片IC2將片外充電設(shè)備發(fā)送的信號(hào)轉(zhuǎn)換成芯片IC1可以解析的信號(hào)，并通過光耦PC1將解析后的信號(hào)傳輸給芯片IC1，芯片IC1對(duì)傳輸過來的信號(hào)進(jìn)行解析，調(diào)整功率管Q1的輸出狀態(tài)，使快充系統(tǒng)輸出相對(duì)應(yīng)的功率。圖2為快充系統(tǒng)的芯片IC2的結(jié)構(gòu)示意圖。其中，HVDCP(HighVoltageDedicatedChargerPort，高壓專用充電器接口)模塊通過判定D+/-端的電壓狀態(tài)使芯片IC2進(jìn)行初始化后進(jìn)入快充判定模式。DuelPort模塊用于實(shí)現(xiàn)D-端在輸入/輸出狀態(tài)間的切換，片外充電設(shè)備發(fā)信號(hào)時(shí)，D-端為輸入狀態(tài)，片外充電設(shè)備端信號(hào)通過Din端傳輸至Digital模塊進(jìn)行處理。當(dāng)芯片IC2發(fā)信號(hào)給片外充電設(shè)備時(shí)，D-端將切換成輸出模式，芯片IC2的信號(hào)通過Dout端和D-端傳輸至片外充電設(shè)備。Digital模塊根據(jù)協(xié)議解析片外充電設(shè)備端發(fā)過來的信號(hào)，并根據(jù)協(xié)議通過Dout端回復(fù)對(duì)應(yīng)的信號(hào)給片外充電設(shè)備，同時(shí)將片外充電設(shè)備端的請(qǐng)求轉(zhuǎn)換成對(duì)應(yīng)的電平An～A0，其中，An～A0不同的數(shù)字電平組合對(duì)應(yīng)不同的狀態(tài)請(qǐng)求。Seriesencoder模塊則實(shí)現(xiàn)將An～A0信號(hào)轉(zhuǎn)換成對(duì)應(yīng)的串行輸出，最終通過控制開關(guān)管Q2的開關(guān)來驅(qū)動(dòng)光耦PC1，并實(shí)現(xiàn)將相應(yīng)的信號(hào)傳遞給芯片IC1進(jìn)行處理。為了較好實(shí)現(xiàn)與片外充電設(shè)備(如手機(jī))的雙向通訊，要求芯片IC2具有一個(gè)高精度的時(shí)鐘，用于讀取片外充電設(shè)備發(fā)送的時(shí)鐘信號(hào)，并發(fā)出片外充電設(shè)備所需要的時(shí)鐘信號(hào)。如果芯片IC2的時(shí)鐘精度不夠，則可能會(huì)使芯片IC2與片外充電設(shè)備無法識(shí)別對(duì)方發(fā)出的信號(hào)，進(jìn)而導(dǎo)致通訊失敗。一般來說，高精度的時(shí)鐘可以通過修調(diào)實(shí)現(xiàn)，即在測試中調(diào)整時(shí)鐘周期到目標(biāo)值并保持固定。相關(guān)技術(shù)中，如圖3所示，由于基準(zhǔn)電壓VREF固定，故芯片IC2的時(shí)鐘周期固定，因此對(duì)片外充電設(shè)備所發(fā)信號(hào)的精度要求比較高。如果片外充電設(shè)備所發(fā)信號(hào)偏離目標(biāo)值太多，會(huì)導(dǎo)致芯片IC2無法讀取片外充電設(shè)備端的信號(hào)或錯(cuò)誤讀取而導(dǎo)致通訊失敗。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)旨在至少在一定程度上解決上述技術(shù)中的技術(shù)問題之一。為此，本專利技術(shù)的一個(gè)目的在于提出一種片上時(shí)鐘電路，其能夠輸出與片外充電設(shè)備的時(shí)鐘信號(hào)相匹配的時(shí)鐘信號(hào)，進(jìn)而能夠保證通訊的正確性，降低對(duì)片外充電設(shè)備的時(shí)鐘信號(hào)的精度要求。本專利技術(shù)的另一個(gè)目的在于提出一種片上時(shí)鐘信號(hào)的生成方法。為達(dá)到上述目的，本專利技術(shù)一方面實(shí)施例提出了一種片上時(shí)鐘電路，包括：調(diào)整電路，所述調(diào)整電路包括計(jì)數(shù)電路和生成電路，其中，所述計(jì)數(shù)電路與所述生成電路相連，所述計(jì)數(shù)電路用于在所述片外充電設(shè)備輸入的時(shí)鐘信號(hào)的初始脈沖寬度內(nèi)對(duì)所述芯片的時(shí)鐘周期進(jìn)行計(jì)數(shù)，所述生成電路用于根據(jù)對(duì)所述芯片的時(shí)鐘周期的計(jì)數(shù)結(jié)果生成調(diào)整芯片的時(shí)鐘周期的調(diào)整信號(hào)；輸出電路，所述輸出電路與所述生成電路相連，所述輸出電路用于根據(jù)所述調(diào)整信號(hào)對(duì)所述芯片的時(shí)鐘周期進(jìn)行調(diào)整，以輸出與所述片外充電設(shè)備的時(shí)鐘周期匹配的時(shí)鐘信號(hào)。本專利技術(shù)實(shí)施例的片上時(shí)鐘電路，通過計(jì)數(shù)電路在片外充電設(shè)備輸入的時(shí)鐘信號(hào)的初始脈沖寬度內(nèi)對(duì)芯片的時(shí)鐘周期進(jìn)行計(jì)數(shù)，通過生成電路根據(jù)對(duì)芯片的時(shí)鐘周期的計(jì)數(shù)結(jié)果生成調(diào)整芯片的時(shí)鐘周期的調(diào)整信號(hào)，進(jìn)而通過輸出電路根據(jù)調(diào)整信號(hào)對(duì)芯片的時(shí)鐘周期進(jìn)行調(diào)整，由此，能夠輸出與片外充電設(shè)備的時(shí)鐘周期匹配的時(shí)鐘信號(hào)，保證了通訊的正確性，降低了對(duì)片外充電設(shè)備的時(shí)鐘信號(hào)的精度要求為達(dá)到上述目的，本專利技術(shù)另一方面實(shí)施例提出了一種基于上述實(shí)施例的片上時(shí)鐘電路的片上時(shí)鐘信號(hào)的生產(chǎn)方法，該方法包括以下步驟：采集片外充電設(shè)備輸入的時(shí)鐘信號(hào)的初始脈沖寬度，其中，所述初始脈沖寬度對(duì)應(yīng)預(yù)設(shè)值個(gè)片外充電設(shè)備的時(shí)鐘周期；在所述初始脈沖寬度內(nèi)對(duì)芯片的時(shí)鐘周期進(jìn)行計(jì)數(shù)；根據(jù)所述芯片的時(shí)鐘周期的計(jì)數(shù)結(jié)果調(diào)節(jié)所述芯片的時(shí)鐘周期，以生成與所述片外充電設(shè)備的時(shí)鐘周期匹配的時(shí)鐘信號(hào)。本專利技術(shù)實(shí)施例的片上時(shí)鐘信號(hào)的生成方法，通過采樣片外充電設(shè)備發(fā)送的信號(hào)脈沖寬度，在該脈沖寬度內(nèi)對(duì)芯片的時(shí)鐘周期進(jìn)行計(jì)數(shù)，根據(jù)該計(jì)數(shù)結(jié)果調(diào)整芯片的時(shí)鐘周期，由此，能夠生成與片外充電設(shè)備的時(shí)鐘信號(hào)相匹配的芯片時(shí)鐘信號(hào)，保證了通訊的正確性，降低了對(duì)片外充電設(shè)備的時(shí)鐘信號(hào)的精度要求。本專利技術(shù)的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本專利技術(shù)的實(shí)踐了解到。附圖說明本專利技術(shù)的上述和/或附加的方面和優(yōu)點(diǎn)從結(jié)合下面附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中：圖1是快充系統(tǒng)的結(jié)構(gòu)示意圖；圖2是快充系統(tǒng)中的芯片IC2的結(jié)構(gòu)示意圖；圖3是相關(guān)技術(shù)中片上時(shí)鐘信號(hào)生成電路的示意圖；圖4是根據(jù)本專利技術(shù)一個(gè)實(shí)施例的片上時(shí)鐘電路的結(jié)構(gòu)框圖；圖5是根據(jù)本專利技術(shù)一個(gè)實(shí)施例的計(jì)數(shù)電路的示意圖；圖6是根據(jù)本專利技術(shù)一個(gè)實(shí)施例的生成電路的示意圖；圖7是根據(jù)本專利技術(shù)一個(gè)實(shí)施例的輸出電路的示意圖；以及圖8是根據(jù)本專利技術(shù)一個(gè)實(shí)施例的片上時(shí)鐘信號(hào)的生成方法的流程圖。具體實(shí)施方式下面詳細(xì)描述本專利技術(shù)的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施例是示例性的，旨在用于解釋本專利技術(shù)，而不能理解為對(duì)本專利技術(shù)的限制。下面參考附圖描述根據(jù)本專利技術(shù)實(shí)施例提出的片上時(shí)鐘電路和片上時(shí)鐘信號(hào)的生成方法。圖4是根據(jù)本專利技術(shù)一個(gè)實(shí)施例的片上時(shí)鐘電路的結(jié)構(gòu)框圖。如圖4所示，該片上時(shí)鐘電路包括：調(diào)整電路100和輸出電路200。其中，調(diào)整電路100包括計(jì)數(shù)電路110和生成電路120，其中，計(jì)數(shù)電路110與生成電路120相連，計(jì)數(shù)電路110用于在片外充電設(shè)備輸入的時(shí)鐘信號(hào)的初始脈沖寬度內(nèi)對(duì)芯片的時(shí)鐘周期進(jìn)行計(jì)數(shù)，生成電路120用于根據(jù)對(duì)芯片的時(shí)鐘周期的計(jì)數(shù)結(jié)果生成調(diào)整芯片的時(shí)鐘周期的調(diào)整信號(hào)。輸出電路200與生成電路120相連，輸出電路200用于根據(jù)調(diào)整信號(hào)對(duì)芯片的時(shí)鐘周期進(jìn)行調(diào)整，以輸出與片外充電設(shè)備的時(shí)鐘周期匹配的時(shí)鐘信號(hào)。在本專利技術(shù)的實(shí)施例中，片外充電設(shè)備可以但不限于是手機(jī)、平板電腦、MP3、MP4、電子書等。具體地，如圖4所示，CLK信號(hào)為芯片的初始時(shí)鐘，由輸出電路200提供，SIN信號(hào)為片外充電設(shè)備輸入的信號(hào)。在片外充電設(shè)備充電時(shí)，芯片與片外充電設(shè)備之間建立雙向通訊，在該過程中會(huì)有通訊握手的過程，握手信號(hào)脈沖寬度(即初始脈沖寬度)一般相對(duì)片外充電設(shè)備的時(shí)鐘周期固定，故可以用SIN信號(hào)表示片外充電設(shè)備的時(shí)鐘周期。EN信號(hào)為快充系統(tǒng)的上電初始化信號(hào)，其決定了調(diào)整信號(hào)的初始狀態(tài)，同時(shí)也決定了輸出電路200的初始狀態(tài)。在握手脈沖寬度內(nèi)，調(diào)整電路100通過計(jì)數(shù)電路110將芯片的固有時(shí)鐘周期與片外充電設(shè)備輸入的時(shí)鐘周期進(jìn)行比對(duì)，并通過生成電路120發(fā)出相應(yīng)的調(diào)整信號(hào)給輸出電路200。進(jìn)而輸出電路200則可根據(jù)輸入的調(diào)整信號(hào)按一定比例對(duì)芯片的固有的時(shí)鐘周期進(jìn)行調(diào)整，使其滿足與片外充電設(shè)備的時(shí)鐘周期相本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
1.一種片上時(shí)鐘電路，其特征在于，包括：調(diào)整電路，所述調(diào)整電路包括計(jì)數(shù)電路和生成電路，其中，所述計(jì)數(shù)電路與所述生成電路相連，所述計(jì)數(shù)電路用于在所述片外充電設(shè)備輸入的時(shí)鐘信號(hào)的初始脈沖寬度內(nèi)對(duì)所述芯片的時(shí)鐘周期進(jìn)行計(jì)數(shù)，所述生成電路用于根據(jù)對(duì)所述芯片的時(shí)鐘周期的計(jì)數(shù)結(jié)果生成調(diào)整芯片的時(shí)鐘周期的調(diào)整信號(hào)；輸出電路，所述輸出電路與所述生成電路相連，所述輸出電路用于根據(jù)所述調(diào)整信號(hào)對(duì)所述芯片的時(shí)鐘周期進(jìn)行調(diào)整，以輸出與所述片外充電設(shè)備的時(shí)鐘周期匹配的時(shí)鐘信號(hào)。

【技術(shù)特征摘要】
1.一種片上時(shí)鐘電路，其特征在于，包括：調(diào)整電路，所述調(diào)整電路包括計(jì)數(shù)電路和生成電路，其中，所述計(jì)數(shù)電路與所述生成電路相連，所述計(jì)數(shù)電路用于在所述片外充電設(shè)備輸入的時(shí)鐘信號(hào)的初始脈沖寬度內(nèi)對(duì)所述芯片的時(shí)鐘周期進(jìn)行計(jì)數(shù)，所述生成電路用于根據(jù)對(duì)所述芯片的時(shí)鐘周期的計(jì)數(shù)結(jié)果生成調(diào)整芯片的時(shí)鐘周期的調(diào)整信號(hào)；輸出電路，所述輸出電路與所述生成電路相連，所述輸出電路用于根據(jù)所述調(diào)整信號(hào)對(duì)所述芯片的時(shí)鐘周期進(jìn)行調(diào)整，以輸出與所述片外充電設(shè)備的時(shí)鐘周期匹配的時(shí)鐘信號(hào)。2.如權(quán)利要求1所述的片上時(shí)鐘電路，其特征在于，所述計(jì)數(shù)電路包括：第一反相器；三輸入與門，所述三輸入與門的第一輸入端輸入所述片外充電設(shè)備的時(shí)鐘信號(hào)，所述三輸入與門的第二輸入端輸入所述芯片的時(shí)鐘信號(hào)，所述三輸入與門的第三輸入端與所述第一反相器的輸出端相連；串聯(lián)連接的第一～第n分頻器，所述第一～第n分頻器的使能端均輸入所述芯片的上電初始化信號(hào)，所述第一分頻器的輸入端與所述三輸入與門的輸出端相連，所述第一～第n分頻器的輸出端輸出所述計(jì)數(shù)結(jié)果，其中，n≥1，且為整數(shù)。3.如權(quán)利要求2所述的片上時(shí)鐘電路，其特征在于，所述生成電路包括：第二反相器，所述第二反相器的輸入端輸入所述片外充電設(shè)備的時(shí)鐘信號(hào)；第三反相器，所述第三反相器的輸入端輸入所述芯片的上電初始化信號(hào)；第一脈沖發(fā)生器，所述第一脈沖發(fā)生器的輸入端與所述第二反相器的輸出端相連；RS觸發(fā)器，所述RS觸發(fā)器的S輸入端與所述第一脈沖發(fā)生器的輸出端相連，所述RS觸發(fā)器的R輸入端與所述第三反相器的輸出端相連；位運(yùn)算電路，所述位運(yùn)算電路的第一輸入端與所述RS觸發(fā)器的輸出端相連，所述位運(yùn)算電路的第二輸入端輸入所述計(jì)數(shù)結(jié)果，以對(duì)所述計(jì)數(shù)結(jié)果進(jìn)行位運(yùn)算生成所述調(diào)整信號(hào)。4.如權(quán)利要求3所述的片上時(shí)鐘電路，其特征在于，所述位運(yùn)算電路為按位取反電路，所述位運(yùn)算電路包括：第四反相器和第五反相器，其中，所述第四反相器的輸入端與所述第n分頻器的輸出端相連；第一～第n二輸入與非門，所述第一～第n二輸入與非門的第一輸入端均與所述RS觸發(fā)器的輸出端相連，所述第一～第n-1二輸入與非門的第二輸入端分別與所述第一～第n-1分頻器的輸出端相連，所述第一～第n-1二輸入與非門的輸出端輸出第一～第n-1調(diào)整信號(hào)，所述第n二輸入與非門的第二輸入端與所述第四反相器的輸出端相連，所述第n二輸入與非門的輸出端通過所述第五反相器輸出第n調(diào)整信號(hào)，其中，所述第一～第n調(diào)整信號(hào)共同組成所述調(diào)整信號(hào)。5.如權(quán)利要求4所述的片上時(shí)鐘電路，其特征在于，所述輸出電路包括：基準(zhǔn)電壓調(diào)節(jié)電路，用于根據(jù)所述調(diào)整信號(hào)對(duì)基準(zhǔn)電壓進(jìn)行調(diào)節(jié)；時(shí)鐘信號(hào)產(chǎn)生電路，用于根據(jù)調(diào)節(jié)后的基準(zhǔn)電壓輸出與所述片外充電設(shè)備的時(shí)鐘周期匹配的時(shí)鐘信號(hào)。6.如權(quán)利要求5所述的片上時(shí)鐘電路，其特征在于，所述基準(zhǔn)電壓調(diào)節(jié)電路包括：第一電阻和第二電阻；第一開關(guān)管，所述第一開關(guān)管的源極與所述第一電阻的一端相連，并形成第一節(jié)點(diǎn)，所述第一開關(guān)管的漏極與預(yù)設(shè)電源相連；運(yùn)算放大器，所述運(yùn)算放大器的正輸入端輸入所述基準(zhǔn)電壓，所述運(yùn)算放大器的負(fù)輸入端通過所述第二電阻接地，所述運(yùn)算放大器的輸出端與所述第一開關(guān)管的柵極相連；串聯(lián)連接的多個(gè)比例電阻R0～2n-1R0，所述多個(gè)比例電阻R0～2n-1R0之間依次成比例關(guān)系，所述串聯(lián)連接的多個(gè)比例電阻R0～2n-1R0的一端與所述第一電阻的另一端相連，所述串聯(lián)連接的多個(gè)比例電阻R0～2n-1R0的另一端通過所述第二電阻接地；多個(gè)開關(guān)管M1...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王文情，帥俊，
申請(qǐng)(專利權(quán))人：比亞迪股份有限公司，
類型：發(fā)明
國別省市：廣東,44