一種強抗干擾LDO模塊及抗干擾觸摸檢測電路制造技術

本發明專利技術公開了一種強抗干擾LDO模塊及抗干擾觸摸檢測電路，包括偏置電路、帶隙基準電路、負反饋電路和開環驅動電路，負反饋電路中運算放大器OP2的同相輸入端與帶隙基準電路輸出端連接，輸出端與N型晶體管NM2的柵極連接，N型晶體管NM2的源極通過串聯的取樣電阻R5和R6接地，運算放大器OP2的反相輸入端連接到取樣電阻R5和R6之間；偏置電路電源端和帶隙基準電路電源端分別與外電源連接，外電源還分別與運算放大器OP2的電源端和N型晶體管NM2的漏極連接；開環驅動電路中N型MOS管NM3的漏極連接到外電源，柵極與運算放大器OP2的輸出端連接，源極通過電阻R8和R7接地。本發明專利技術提高了抗電源干擾能力，提高了LDO輸出級的高速驅動能力，結構簡單易于實現，成本低廉。

A Strong Anti-jamming LDO Module and Anti-jamming Touch Detection Circuit

The invention discloses a strong anti-jamming LDO module and an anti-jamming touch detection circuit, including a bias circuit, a bandgap reference circuit, a negative feedback circuit and an open-loop driving circuit. In the negative feedback circuit, the in-phase input end of OP2 operational amplifier is connected with the output end of the bandgap reference circuit, and the output end is connected with the gate of N-type transistor NM2. The source of type NM2 is grounded by series sampling resistors R5 and R6, and the inverted input of OP2 is connected to the sampling resistors R5 and R6; the power supply of bias circuit and bandgap reference circuit are respectively connected to the external power supply, and the external power supply is also connected to the power supply of OP2 and the drain of type N transistor NM2 respectively. In open-loop drive circuit, the drain of N-type MOS transistor NM3 is connected to the external power supply, and the gate is connected to the output terminal of OP2 operational amplifier. The source is grounded through resistors R8 and R7. The invention improves the anti-interference ability of power supply, improves the high-speed driving ability of LDO output stage, has simple structure, easy realization and low cost.

【技術實現步驟摘要】
一種強抗干擾LDO模塊及抗干擾觸摸檢測電路
本專利技術屬于集成電路
，具體涉及一種強抗干擾LDO模塊及抗干擾觸摸檢測電路。
技術介紹
目前的家電領域,以及很多電子產品中都集成了觸摸檢測功能，觸摸檢測模塊一般做成ASIC芯片或者嵌入MCU中。有一種觸摸檢測方式是基于RC振蕩器頻率變化的原理，每個觸摸按鍵都對應著一個RC振蕩器，當人手接觸觸摸按鍵時，觸摸按鍵對地的等效電容會變大，與觸摸按鍵相連的RC振蕩器的頻率和周期就會跟隨變化，MCU系統定時采樣這個RC振蕩器輸出的周期個數，根據這個周期個數變化來判斷是否有觸摸按鍵按下。這樣的觸摸檢測方式具備靈敏度高，但它存在固有的缺點，抗干擾較弱。同時，由于RC環形振蕩器本身對電源噪聲很敏感，電源噪聲的波動很容易引起觸摸檢測模塊發生誤檢測，嚴重影響到觸摸檢測的準確性以及其功能的實現。
技術實現思路
針對現有技術中所存在的不足，本專利技術提供了一種能夠大幅提高抗電源干擾能力及電源抑制能力、提高LDO輸出級的高速驅動能力、結構簡單易于實現、成本低廉的一種強抗干擾LDO模塊及抗干擾觸摸檢測電路。一種強抗干擾LDO模塊，包括偏置電路、帶隙基準電路、負反饋電路和開環驅動電路，所述負反饋電路包括運算放大器OP2、N型晶體管NM2、取樣電阻R5和R6，所述運算放大器OP2的同相輸入端與帶隙基準電路輸出端連接，所述運算放大器OP2的輸出端與所述N型晶體管NM2的柵極連接，所述N型晶體管NM2的源極通過串聯的取樣電阻R5和R6接地，所述運算放大器OP2的反相輸入端連接到取樣電阻R5和R6之間；所述偏置電路電源端和帶隙基準電路的電源端分別與外電源VDD連接，所述外電源VDD還分別與所述運算放大器OP2的電源端和所述N型晶體管NM2的漏極連接；所述開環驅動電路包括N型MOS管NM3、電阻R7和R8，所述N型MOS管NM3的漏極連接到外電源VDD，柵極與所述運算放大器OP2的輸出端連接，源極通過電阻R8和R7接地，以所述N型MOS管NM3的源極電壓作為LDO模塊的輸出。進一步地，所述運算放大器OP2的反相輸入端通過電容C2接地。進一步地，還包括模擬濾波電路，所述模擬濾波電路的輸入端與外電源VDD連接，所述模擬濾波電路的輸出端VDD1作為電源分別與所述偏置電路電源端、帶隙基準電路電源端、運算放大器OP2的電源端以及N型晶體管NM2的漏極連接。進一步地，所述模擬濾波電路是RC低通濾波器。進一步地，所述帶隙基準電路包括運算放大器OP1、N型晶體管NM1、PNP型三極管Q1、Q2、電阻R1、R2、R3、R4，所述運算放大器OP1的輸出端與所述N型晶體管NM1的柵極連接；所述N型晶體管NM1的源極通過串聯的電阻R1、R2、R4連接到三極管Q1的發射極，所述三極管Q1的基極與集電極連接并接地，所述N型晶體管NM1的源極還通過串聯的電阻R1、R3連接到三極管Q2的發射極，所述三極管Q2的基極與集電極連接并接地；所述運算放大器OP1的同相輸入端連接到電阻R3和三極管Q2之間，反相輸入端連接到電阻R2和R4之間；所述運算放大器OP1的電源端和所述N型晶體管NM1的漏極連接作為帶隙基準電路的電源端。一種抗干擾觸摸檢測電路，包括觸摸檢測模塊，所述觸摸檢測模塊包括觸摸RC振蕩模塊以及上文所述的一種強抗干擾LDO模塊，所述LDO模塊的電源端與外電源VDD連接，輸出端與所述觸摸RC振蕩模塊的電源端連接。相比于現有技術，本專利技術具有如下有益效果：1、通過采用負反饋電路與輸出分離的方式，另外設置一N型MOS管用于開環輸出，能夠有效地隔絕電源噪聲傳導到LDO的輸出端，且結構較為簡單穩定，能夠有效降低成本；2、通過采用N型MOS管取代現有技術中的P型MOS管作為輸出，不僅有效提高了抗電源干擾能力及電源抑制能力，還提高了LDO輸出級的高速驅動能力；3、通過采用在外電源連接到偏置電路、帶隙基準電路和負反饋電路之前先經過一個模擬濾波電路，使得外部電源噪聲或電源尖峰干擾無法作用于偏置電路，使得內部電源VDD1信號紋波很小，從而使得電流源輸出穩定電流，帶隙基準電路輸出穩定參考電壓，有效降低帶隙基準電路的輸出噪聲；開環驅動電路不與模擬濾波電路的輸出VDD1相連而是直接連接外電源可進一步提高驅動能力。附圖說明圖1為本專利技術LDO模塊的結構示意圖1；圖2為PMOS管和NMOS管的對比圖；圖3為本專利技術LDO模塊的結構示意圖2；圖4為本專利技術抗干擾觸摸檢測電路結構示意圖。具體實施方式為了使專利技術實現的技術手段、創作特征、達成目的與功效易于明白了解，下面結合具體圖示，進一步闡述本專利技術。實施例1：一種強抗干擾LDO模塊，如圖1所示，包括偏置電路、帶隙基準電路、負反饋電路和開環驅動電路，所述負反饋電路包括運算放大器OP2、N型晶體管NM2、取樣電阻R5和R6，所述運算放大器OP2的同相輸入端與帶隙基準電路輸出端連接，所述運算放大器OP2的輸出端與所述N型晶體管NM2的柵極連接，所述N型晶體管NM2的源極通過串聯的取樣電阻R5和R6接地，所述運算放大器OP2的反相輸入端連接到取樣電阻R5和R6之間；所述偏置電路電源端和帶隙基準電路的電源端分別與外電源VDD連接，所述外電源VDD還分別與所述運算放大器OP2的電源端和所述N型晶體管NM2的漏極連接；所述開環驅動電路包括N型MOS管NM3、電阻R7和R8，所述N型MOS管NM3的漏極連接到外電源VDD，柵極與所述運算放大器OP2的輸出端連接，源極通過電阻R8和R7接地，以所述N型MOS管NM3的源極電壓作為LDO模塊的輸出。本實施例中的偏置電路是組成LDO必要的一部分，屬于現有技術的范疇，在此不作詳細描述。偏置電路可由啟動電路，共源共柵電壓源和電流源三部分組成，啟動電路主要為共源共柵電壓源上電工作時提供啟動信號；共源共柵電壓源為電流源提供固定的參考電壓，電流源由固定的參考電壓轉換成固定的參考電流輸出。偏置電路的作用是為帶隙基準電路和LDO負反饋電路提供抗強干擾的、穩定的參考電壓和參考電流。為了提高輸出電壓的準確度，R7和R8的阻值可與R5和R6呈一定的比例關系，以最大限度匹配NM2和NM3的靜態電流。具體要匹配到什么程度取決于對輸出電壓精度的要求。R7和R8也可以采用單個電阻?，F有技術中的LDO電路通常在調整元件(相當于本方案中的NM2)與取樣電阻連接的一端作為輸出端，又由于取樣電阻R5、R6本身也是主要噪聲來源(其他噪聲來源包括帶隙的輸出噪聲和運算放大器的等效輸入噪聲)，因此噪聲要么難以清除，要么需要在輸出端設置較為復雜的電路結構來實現降噪濾波，成本較高；而本方案中采用負反饋電路與輸出分離的方式，另外設置一N型MOS管NM3用于開環輸出，能夠有效地隔絕電源噪聲傳導到LDO的輸出端，且結構較為簡單穩定，能夠有效降低成本。本申請采用N型MOS管作為輸出，相對于現有技術中常用的P型MOS管還有如下優點：(1)有效提高了抗電源干擾能力及電源抑制能力。如圖2所示，因為N型MOS管接電源端的漏極是高阻抗點，N型MOS管襯底須接地，漏極和源極的隔離性能好，P型MOS管襯底須接VDD，也就是說P型MOS管襯底和漏極是短接的，漏極和源極的隔離性能較差，體現出來的N型MOS管漏極和源極之間的阻抗遠大于P型MOS管漏極和源極之間本文檔來自技高網...

【技術保護點】
1.一種強抗干擾LDO模塊，其特征在于：包括偏置電路、帶隙基準電路、負反饋電路和開環驅動電路，所述負反饋電路包括運算放大器OP2、N型晶體管NM2、取樣電阻R5和R6，所述運算放大器OP2的同相輸入端與帶隙基準電路輸出端連接，所述運算放大器OP2的輸出端與所述N型晶體管NM2的柵極連接，所述N型晶體管NM2的源極通過串聯的取樣電阻R5和R6接地，所述運算放大器OP2的反相輸入端連接到取樣電阻R5和R6之間；所述偏置電路電源端和帶隙基準電路的電源端分別與外電源VDD連接，所述外電源VDD還分別與所述運算放大器OP2的電源端和所述N型晶體管NM2的漏極連接；所述開環驅動電路包括N型MOS管NM3、電阻R7和R8，所述N型MOS管NM3的漏極連接到外電源VDD，柵極與所述運算放大器OP2的輸出端連接，源極通過電阻R8和R7接地，以所述N型MOS管NM3的源極電壓作為LDO模塊的輸出。

【技術特征摘要】
1.一種強抗干擾LDO模塊，其特征在于：包括偏置電路、帶隙基準電路、負反饋電路和開環驅動電路，所述負反饋電路包括運算放大器OP2、N型晶體管NM2、取樣電阻R5和R6，所述運算放大器OP2的同相輸入端與帶隙基準電路輸出端連接，所述運算放大器OP2的輸出端與所述N型晶體管NM2的柵極連接，所述N型晶體管NM2的源極通過串聯的取樣電阻R5和R6接地，所述運算放大器OP2的反相輸入端連接到取樣電阻R5和R6之間；所述偏置電路電源端和帶隙基準電路的電源端分別與外電源VDD連接，所述外電源VDD還分別與所述運算放大器OP2的電源端和所述N型晶體管NM2的漏極連接；所述開環驅動電路包括N型MOS管NM3、電阻R7和R8，所述N型MOS管NM3的漏極連接到外電源VDD，柵極與所述運算放大器OP2的輸出端連接，源極通過電阻R8和R7接地，以所述N型MOS管NM3的源極電壓作為LDO模塊的輸出。2.根據權利要求1所述的一種強抗干擾LDO模塊，其特征在于：所述運算放大器OP2的反相輸入端通過電容C2接地。3.根據權利要求1所述的一種強抗干擾LDO模塊，其特征在于：還包括模擬濾波電路，所述模擬濾波電路的輸入端與外電源VDD連接，所述模擬濾波電路的輸出端VDD1作為電源分別與所述偏置電...

【專利技術屬性】
技術研發人員：苗小雨，梁文發，
申請(專利權)人：深圳市中微半導體有限公司，
類型：發明
國別省市：廣東,44