載體及采用該載體的芯片封裝結構制造技術

本發明專利技術提供一種載體及采用該載體的芯片封裝結構，所述載體包括至少一基島，每一所述基島包括一芯片區及設置在所述芯片區四周的鎖膜區，所述芯片區用于放置芯片，所述鎖膜區上設置有至少一凸起，所述凸起環繞所述芯片區，形成至少一個閉合圖形，每一所述凸起的側壁設置有至少一耳部。本發明專利技術的優點在于，本發明專利技術載體在所述基島的非芯片區，即在所述基島的鎖模區，設置多個具有耳部的凸起，在后續封裝后，所述凸起能夠有效鎖住塑封體，進而避免芯片與載體分離。

Carrier and Chip Packaging Structure Using the Carrier

The invention provides a carrier and a chip encapsulation structure using the carrier. The carrier comprises at least one base island, each base island includes a chip area and a locking area arranged around the chip area. The chip area is used for placing a chip. The locking area is provided with at least one bump, which surrounds the chip area and forms at least one closed pattern, each of which has at least one closed pattern. The convex side wall is provided with at least one ear. The advantages of the invention are that the carrier in the non-chip area of the base island, i.e. the mode-locking area of the base island, is provided with a plurality of protrusions with ears, which can effectively lock the plastic seal body after subsequent packaging, thereby avoiding the separation of the chip and the carrier.

【技術實現步驟摘要】
載體及采用該載體的芯片封裝結構
本專利技術涉及半導體封裝領域，尤其涉及一種載體及采用該載體的芯片封裝結構。
技術介紹
在半導體封裝領域，塑封采用的封裝材料種類較多，且不同材料本身的物理特性有差異，尤其是熱膨脹系數具有明顯的差異。對于體積較大的封裝結構，其芯片本身的尺寸通常較大，加之基島的尺寸還要大于芯片的尺寸，那么，在芯片塑封后的嚴格的工作環境或測試中，封裝結構容易出現芯片與框架或基島的分層脫離，嚴重影響產品的性能和產品的有效使用。因此，發展一種不易分層的芯片封裝結構具有重大意義。
技術實現思路
本專利技術所要解決的技術問題是，提供一種載體及采用該載體的芯片封裝結構，其能夠避免芯片與載體分離。為了解決上述問題，本專利技術提供了一種載體，包括至少一基島，每一所述基島包括一芯片區及設置在所述芯片區四周的鎖膜區，所述芯片區用于放置芯片，所述鎖膜區上設置有至少一凸起，所述凸起環繞所述芯片區，形成至少一個閉合圖形，每一所述凸起的側壁設置有至少一耳部。在一實施例中，所述芯片區包括多個子芯片區，每一子芯片區周圍均設置有鎖膜區。在一實施例中，所述凸起環繞所述芯片區形成至少一連續的閉合的環框。在一實施例中，所述凸起環繞所述芯片區形成至少一斷續的閉合的環框。在一實施例中，所述凸起環繞所述芯片區，形成多層閉合圖形。在一實施例中，所述凸起對稱的側壁分別設置有所述耳部。在一實施例中，所述耳部設置在所述凸起的側壁的端部。本專利技術還提供一種芯片封裝結構，包括一上述的載體、至少一芯片及塑封所述載體及所述芯片的塑封體，所述芯片放置在所述芯片區，所述塑封體包覆所述凸起。本專利技術的優點在于，本專利技術載體在所述基島的非芯片區，即在所述基島的鎖模區，設置多個具有耳部的凸起，在后續封裝后，所述凸起能夠有效鎖住塑封體，進而避免芯片與載體分離。附圖說明圖1是本專利技術載體的基島的俯視結構示意圖；圖2是本專利技術載體的基島的側視結構示意圖；圖3是本專利技術載體的另一實施例的基島的俯視結構示意圖；圖4是本專利技術載體的另一實施例的基島的俯視結構示意圖；圖5是本專利技術芯片封裝結構的一實施例的基島位置的側視結構示意圖。具體實施方式下面結合附圖對本專利技術提供的載體及采用該載體的芯片封裝結構的具體實施方式做詳細說明。圖1是本專利技術載體的基島的俯視結構示意圖，圖2是本專利技術載體的基島的側視結構示意圖。請參閱圖1及圖2，本專利技術載體1包括至少一基島10。為了清楚描述本專利技術的技術方案，在本實施例中示意地繪示一個基島10，在其他實施例中，所述載體1可以具有多個基島10。其中，所述載體還包括引腳(附圖中未繪示)，所述引腳為常規結構，本文不再贅述。所述載體1的類型包括但不限于引線框架及基板等結構，例如，現有的小尺寸封裝常用的引線框架及大尺寸封裝常用的基板等。每一所述基島10包括一芯片區A及設置在所述芯片區A四周的鎖膜區B。所述芯片區A用于放置芯片，所述鎖膜區B包圍所述芯片區A。在本實施例中，請參閱圖1，所述芯片區A由一個子芯片區構成。圖3是本專利技術載體框架的另一實施例的基島的俯視結構示意圖，請參閱圖3，在該實施例中，所述芯片區A包括多個子芯片區A1，每一子芯片區A1周圍均設置有鎖膜區B。請繼續參閱圖1及圖2，所述鎖膜區B上設置有至少一凸起11。所述凸起11環繞所述芯片區A，形成至少一個閉合圖形。則在圖3所示實施例中，所述凸起11環繞所述子芯片區A1，形成至少一個閉合圖形。所述閉合圖形指的是凸起11首尾相接形成連續的閉合圖形，或者所述凸起11依序排列形成斷續的閉合圖形。如圖1所示，所述凸起11環繞所述芯片區A形成三個連續的閉合的環框，如圖4所示，所述凸起11環繞所述芯片區A形成三個斷續的閉合的環框。所述凸起11環繞所述芯片區A，形成一層或多層閉合圖形，如圖1及圖4所示，均是形成三層閉合圖形，本專利技術對所述凸起11形成的環框的數量不限制，在其他實施例中，所述凸起11環繞所述芯片區A也可以形成其他數量的環框。所述凸起11的截面的形狀本專利技術不進行限定，包括但不限于長方形、正方形、梯形等。其中，所述鎖模區B的面積可根據所述芯片區A的面積的大小而定，例如，在基島10面積一定的情況下，若所述載體需要放置的芯片的面積大，則在所述基島10上，芯片區A的面積大，那么所述鎖模區B的面積相應減小，若所述載體需要放置的芯片的面積小，則在所述基島10上，芯片區A的面積小，那么所述鎖模區B的面積相應增大。請繼續參閱圖2，在每一所述凸起11的側壁設置有至少一耳部12。所述耳部12凸出于所述凸起11的側壁。在圖2所示實施例中，所述凸起11對稱的側壁分別設置有所述耳部12，所述耳部2設置在所述凸起11的側壁的端部，形成類T型結構。在本專利技術其他實施例中，所述耳部12也可以設置在所述凸起11的側壁的中部，所述耳部12下表面距離所述基島10的上表面具有一距離即可。另外，在其他實施例中，所述耳部12可對稱設置或不對稱設置。本專利技術載體在所述基島10的非芯片區，即在所述基島10的鎖模區，設置多個具有耳部12的凸起11，在后續封裝后，所述凸起11能夠有效鎖住塑封體，進而避免芯片與載體分離。本專利技術還提供一種芯片封裝結構。圖5是本專利技術芯片封裝結構的一實施例的基島位置的側視結構示意圖。請參閱圖5，所述芯片封裝結構4包括一上述的載體1、至少一芯片2及塑封所述載體1及所述芯片2的塑封體3，所述芯片2放置在所述芯片區A，所述塑封體3包覆所述凸起11。其中，所述凸起11利用其耳部12鎖住所述塑封體3，使得所述塑封體3不易與基島10分離，進而避免被所述塑封體3包覆的芯片2與基島10分離。以上所述僅是本專利技術的優選實施方式，應當指出，對于本
的普通技術人員，在不脫離本專利技術原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本專利技術的保護范圍。本文檔來自技高網...

【技術保護點】
1.一種載體，其特征在于，包括至少一基島，每一所述基島包括一芯片區及設置在所述芯片區四周的鎖膜區，所述芯片區用于放置芯片，所述鎖膜區上設置有至少一凸起，所述凸起環繞所述芯片區，形成至少一個閉合圖形，每一所述凸起的側壁設置有至少一耳部。

【技術特征摘要】
1.一種載體，其特征在于，包括至少一基島，每一所述基島包括一芯片區及設置在所述芯片區四周的鎖膜區，所述芯片區用于放置芯片，所述鎖膜區上設置有至少一凸起，所述凸起環繞所述芯片區，形成至少一個閉合圖形，每一所述凸起的側壁設置有至少一耳部。2.根據權利要求1所述的載體，其特征在于，所述芯片區包括多個子芯片區，每一子芯片區周圍均設置有鎖膜區。3.根據權利要求1所述的載體，其特征在于，所述凸起環繞所述芯片區形成至少一連續的閉合的環框。4.根據權利要求1所述的載體，其特征...

【專利技術屬性】
技術研發人員：譚曉春，張光耀，陸培良，
申請(專利權)人：合肥矽邁微電子科技有限公司，
類型：發明
國別省市：安徽,34