存儲器元件及其制造方法技術

一種存儲器元件及其制造方法。所述存儲器元件包括基底、浮置柵極、柵極絕緣層、柵間介電層以及控制柵極，所述控制柵極為三層以上的多層結構，且所述多層結構的至少一層為金屬硅化物層。

Memory components and their manufacturing methods

A memory element and its manufacturing method. The memory element comprises a base, a floating gate, a gate insulating layer, an intergate dielectric layer and a control gate. The control gate has a multi-layer structure of more than three layers, and at least one layer of the multi-layer structure is a metal silicide layer.

【技術實現步驟摘要】
存儲器元件及其制造方法
本專利技術是涉及一種半導體技術，且特別涉及一種存儲器元件及其制造方法。
技術介紹
非易失性存儲器由于具有可多次進行數據寫入、讀取、擦除等動作，并且寫入的數據在斷電后也不會消失等優點，因此已成為個人計算機和電子設備所廣泛采用的一種存儲器元件。非易失性存儲器中的字線(wordline)通常是形成于控制柵極上的金屬硅化物層。其中，為了去除金屬硅化物層中的不純物，在形成金屬硅化物層后通常會對金屬硅化物層進行熱處理。然而金屬硅化物層中的金屬硅化物可能因為這道熱處理而擴散至控制柵極中，甚至使金屬硅化物接觸柵間介電層(IPD)，并導致柵間介電層電容失效、柵間介電層的崩潰電壓降低、元件可靠性降低等缺點。圖1是現有的一種存儲器元件的透射電子顯微鏡(transmissionelectronmicroscope，TEM)照片。請參照圖1，存儲器元件包括基底100、基底100內的隔離結構102、浮置柵極104、柵極絕緣層106、柵間介電層108、控制柵極110。其中，控制柵極110一般為雙層結構，包括填入浮置柵極104之間的第一層1101與其上的第二層1102，第一層1101為多晶硅，第二層1102為金屬硅化物。在圖1的存儲器元件中，第二層1102的金屬硅化物會因為熱處理而擴散至第一層1101中，甚至在圈起來的部位，金屬硅化物已直接接觸到柵間介電層108，導致柵間介電層108電容失效、柵間介電層108的崩潰電壓降低、元件可靠性降低等缺點。
技術實現思路
有鑒于此，本專利技術提供一種存儲器元件及其制造方法，能夠防止金屬硅化物層中的金屬硅化物因為熱處理導致的擴散接觸柵間介電層，并且使半導體元件具有良好的可靠度。本專利技術提供一種存儲器元件，包括浮置柵極、柵極絕緣層、柵間介電層以及控制柵極。浮置柵極位于基底上。柵極絕緣層位于浮置柵極與基底之間。柵間介電層位于浮置柵極上。控制柵極位于柵間介電層上，并且為三層以上的多層結構，多層結構的至少一層為金屬硅化物層。在本專利技術的一實施例中，控制柵極包括第一層、第二層以及第三層。第二層位于第一層與第三層之間。在本專利技術的一實施例中，控制柵極的第一層與第二層的厚度小于第三層的厚度。在本專利技術的一實施例中，控制柵極的第一層的晶粒大小小于第二層與第三層的晶粒大小。在本專利技術的一實施例中，控制柵極的至少一層為碳摻雜的多晶硅。本專利技術又提供一種存儲器元件的制造方法，包括在基底上依序形成柵極絕緣層與浮置柵極。圖案化所述浮置柵極與所述柵極絕緣層，并且在基底中形成多個隔離結構，隔離結構的表面低于浮置柵極的表面。在浮置柵極與隔離結構上形成柵間介電層。在柵間介電層上形成控制柵極，控制柵極為三層以上的多層結構，其中至少一層為金屬硅化物層。在本專利技術的又一實施例中，形成所述控制柵極的方法包括：在柵間介電層上依序形成第一層、第二層以及第三層。在本專利技術的又一實施例中，形成上述第一層的期間可摻雜碳。在本專利技術的又一實施例中，形成上述第二層的期間可摻雜碳。在本專利技術的又一實施例中，形成上述金屬硅化物層之后還可進行熱處理。基于上述，本專利技術通過使存儲器元件的控制柵極為三層以上的多層結構，因此能夠防止金屬硅化物層因為熱處理而擴散接觸柵間介電層的情形發生，并且使半導體元件具有良好的可靠度。為讓本專利技術的上述特征和優點能更明顯易懂，下文特列舉實施例，并配合所附附圖作詳細說明如下。附圖說明圖1是現有的一種存儲器元件的透射電子顯微鏡(transmissionelectronmicroscope，TEM)照片。圖2A至圖2H是依照本專利技術一實施例所繪示的存儲器元件的制造流程的剖面示意圖。圖3是實例中的存儲器元件的透射電子顯微鏡照片。【附圖標記說明】20：存儲器元件100、200、200a：基底102、208b：隔離結構104、204a：浮置柵極106、202、202a：柵極絕緣層108、210、310：柵間介電層110、212a、312：控制柵極1101、2121、3121：第一層1102、2122a、3122：第二層204：導體層204s：浮置柵極204a的表面205：圖案化掩模層206：溝道208、208a：絕緣材料層208s：隔離結構208b的表面2101、2102、2103：介電層212：疊層結構2122：第二材料層2123：第三材料層2123a、3123：第三層具體實施方式圖2A至圖2H是依照本專利技術一實施例所繪示的存儲器元件的制造流程的剖面示意圖。請參照圖2A，在基底200上形成柵極絕緣層202。在本實施例中，基底200例如為半導體基底、半導體化合物基底或是絕緣層上有硅(silicononinsulator，SOI)。半導體例如是IVA族的原子，例如硅或鍺。半導體化合物例如是IVA族的原子所形成的半導體化合物，例如是碳化硅或是硅化鍺，或是IIIA族原子與VA族原子所形成的半導體化合物，例如是砷化鎵。基底200可以具有摻雜，基底200的摻雜可以是P型或N型。P型的摻雜可以是IIIA族離子，例如是硼離子。N型摻雜可以是VA族離子，例如是砷或是磷。在本實施例中，柵極絕緣層202可以由單一材料層構成。單一材料層例如是低介電常數材料或是高介電常數材料。低介電常數材料為介電常數低于4的介電材料，例如是氧化硅或氮氧化硅。高介電常數材料為介電常數高于4的介電材料，例如是HfAlO、HfO2、Al2O3或Si3N4。柵極絕緣層202也可以依據能隙工程理論(band-gapengineering(BE)theory)選擇可以提高注入電流的雙層疊層結構或是多層疊層結構。雙層疊層結構例如是低介電常數材料與高介電常數材料所組成的雙層疊層結構(以低介電常數材料/高介電常數材料表示)，例如是氧化硅/HfSiO、氧化硅/HfO2或是氧化硅/氮化硅。多層疊層結構例如是低介電常數材料、高介電常數材料以及低介電常數材料所組成的多層疊層結構(以低介電常數材料/高介電常數材料/低介電常數材料表示)，例如是氧化硅/氮化硅/氧化硅或是氧化硅/Al2O3/氧化硅。柵極絕緣層202的形成方法例如是熱氧化法或是化學氣相沉積法。請繼續參照圖2A，在柵極絕緣層202上再形成導體層204。導體層204的材質例如是多晶硅(包括摻雜多晶硅)、多晶硅化金屬或其組合的疊層層、金屬層或可應用的導體，導體層204的形成方法例如是利用化學氣相沉積法或是物理氣相沉積法。接著，在導體層204上形成圖案化掩模層205。圖案化掩模層205可以是單一材料層或是雙層材料層。在一實施例中，圖案化掩模層205例如是圖案化的光刻膠層。然后，請參照圖2B，以圖案化掩模層205為掩模，進行刻蝕工藝，以圖案化導體層204以與門極絕緣層202，形成浮置柵極204a以與門極絕緣層202a，并且在基底200a中形成多個溝道206。刻蝕工藝例如是非等向性刻蝕法，如干式刻蝕法。接著，請參照圖2C，移除圖案化掩模層205，然后在基底200a上形成絕緣材料層208，使絕緣材料填入溝道206中，并覆蓋浮置柵極204a。上述移除圖案化掩模層205的方法例如是干式移除法、濕式移除法或其組合。絕緣材料層208的材料例如是氧化硅或是硼磷硅玻璃，其形成的方法例如是化學氣相沉積法。接著，請參照圖2D，移除浮置柵極204a上的絕緣材料層208，并形成位于本文檔來自技高網...

【技術保護點】
1.一種存儲器元件，包括：浮置柵極，位于基底上；柵極絕緣層，位于所述浮置柵極與所述基底之間；柵間介電層，位于所述浮置柵極上；以及控制柵極，位于所述柵間介電層上，所述控制柵極為三層以上的多層結構，所述多層結構的至少一層為金屬硅化物層。

【技術特征摘要】
1.一種存儲器元件，包括：浮置柵極，位于基底上；柵極絕緣層，位于所述浮置柵極與所述基底之間；柵間介電層，位于所述浮置柵極上；以及控制柵極，位于所述柵間介電層上，所述控制柵極為三層以上的多層結構，所述多層結構的至少一層為金屬硅化物層。2.如權利要求1所述的存儲器元件，其中所述控制柵極包括第一層、第二層以及第三層，所述第二層位于所述第一層與所述第三層之間。3.如權利要求2所述的存儲器元件，其中所述控制柵極的所述第一層與所述控制柵極的所述第二層的厚度小于所述控制柵極的所述第三層的厚度。4.如權利要求2所述的存儲器元件，其中所述控制柵極的所述第一層的晶粒大小小于所述控制柵極的所述第二層與所述控制柵極的所述第三層的晶粒大小。5.如權利要求1所述的存儲器元件，其中所述控制柵極的至少一層為碳摻雜的多晶硅。6.一種...

【專利技術屬性】
技術研發人員：周福興，詹耀富，韓宗廷，
申請(專利權)人：旺宏電子股份有限公司，
類型：發明
國別省市：中國臺灣,71