處理緩沖器中的錯誤制造技術

一種緩沖器(72)、(74)、(76)、(60)、(78)、(20)、(82?90)具有用于緩沖與數據處理操作相關聯的項目的許多條目。緩沖器控制電路(100)具有冗余分配模式，在所述冗余分配模式下，在向所述緩沖器分配給定項目時，所述項目被分配給所述緩沖器的兩個或更多個冗余條目。在從所述緩沖器讀取或排出項目時，比較所述冗余條目并且在檢測到失配的情況下觸發錯誤處理響應。通過有效地減少緩沖器容量，這簡化針對緩沖器條目中的故障的測試。

【技術實現步驟摘要】
【國外來華專利技術】處理緩沖器中的錯誤
本技術涉及數據處理的領域。更具體地本技術涉及錯誤處理。
技術介紹
數據處理設備可能經受隨機硬件故障，例如可以使存儲元件或數據路徑的位被永久性地固定在例如0或1處的、通過集成電路中的短路或破裂過孔所引起的永久故障，或諸如通過暴露于自然輻射或粒子撞擊所引起的位翻轉的暫時故障。對于一些使用領域，例如在安全性可能是關鍵的汽車領域中，為了確保功能安全性可給處理器提供用于檢測錯誤并且在存在此類錯誤的情況下確保安全操作的錯誤檢測機制。一種方法可以是復制整個處理器核心并且在鎖步模式下運行兩個或更多個處理器，在所述鎖步模式下，每個處理器運行相同的代碼并且通過比較相應處理器上的等效操作的結果來識別錯誤。然而，這種方法在電路面積和功耗方面，特別是在處理器核心是相對高性能處理器的情況下可能非常昂貴，并且同樣地因為可能需要比較相應處理器核心上的許多接口以檢測錯誤，所以這可能需要大量的附加布線。另一方法可以是提供基于軟件的測試，其中周期性地在給定處理器核心上執行的主處理被中斷以執行測試指令序列，所述測試指令序列可以被設計為探測處理器核心的存儲元件或數據路徑是否在準確地起作用。然而，此類軟件測試套件可能難以設計，因為給定處理器核心可以具有許多微架構設計特征，所述許多微架構設計特征可從核心到核心顯著地變化，并且除非出現一組具體情況，否則可能不會調用這些微架構設計特征，從而使得難以設計用于探測在微處理器實施方案中可能出現的每一種可能的錯誤的指令序列。
技術實現思路
至少一些示例提供一種設備，所述設備包括：>緩沖器，所述緩沖器包括用于緩沖與由至少一個處理電路執行的數據處理操作相關聯的項目的多個條目；以及緩沖器控制電路，所述緩沖器控制電路具有冗余分配模式，在所述冗余分配模式下：當向所述緩沖器分配給定項目時，所述緩沖器控制電路被配置為將所述給定項目分配給所述緩沖器的N個冗余條目的集合中的每個條目，其中N≥2；以及當從所述緩沖器讀取或移除所述給定項目時，所述緩沖器控制電路被配置為比較存儲在所述N個冗余條目的集合中的所述項目并且當在存儲在N個冗余條目的集合中的所述項目之間檢測到失配時觸發錯誤處理響應。至少一些示例提供一種設備，所述設備包括：用于緩沖的裝置，包括用于緩沖與由用于處理的至少一個裝置執行的數據處理操作相關聯的項目的多個條目；以及用于控制的裝置，具有冗余分配模式，在所述冗余分配模式下：當向所述用于緩沖的裝置分配給定項目時，所述用于控制的裝置被配置為將所述給定項目分配給所述緩沖器的N個冗余條目的集合中的每個條目，其中N≥2；以及當從所述用于緩沖的裝置讀取或移除所述給定項目時，所述用于控制的裝置被配置為比較存儲在所述N個冗余條目的集合中的所述項目并且當在存儲在所述N個冗余條目的集合中的所述項目之間檢測到失配時觸發錯誤處理響應。至少一些示例提供一種方法，所述方法包括：在緩沖器的多個條目中緩沖與由至少一個處理電路執行的數據處理操作相關聯的項目；其中，當在冗余分配模式下操作時：當向所述緩沖器分配給定項目時，所述給定項目被分配給所述緩沖器的N個冗余條目的集合中的每個條目，其中N≥2；以及當從所述緩沖器讀取或移除所述給定項目時，比較存儲在所述N個冗余條目的集合中的所述項目并且當在存儲在所述N個冗余條目的集合中的所述項目之間檢測到失配時觸發錯誤處理響應。附圖說明通過以下將結合附圖閱讀的對示例的描述，本技術的另外的方面、特征和優點將是顯而易見的，在附圖中：圖1示意性地圖示數據處理設備的示例；圖2示意性地圖示具有許多緩沖器的處理器核心的示例；圖3示出包括在緩存中的緩沖器的示例；圖4圖示軟件內置自測試的示例；圖5示出在正常模式下起作用的緩沖器的示例；圖6示出在冗余分配模式下操作緩沖器的示例，在所述冗余分配模式下給定項目被分配給緩沖器的兩個或更多個冗余條目；圖7是圖示向緩沖器分配項目的方法的流程圖；圖8是圖示從緩沖器讀取或排出項目并檢測錯誤的方法的流程圖；以及圖9圖示用于在同一處理器核心中執行冗余操作的核心內鎖步模式具體實施方式數據處理設備內的緩沖器(其緩沖與由至少一個處理電路執行的數據處理操作相關聯的項目)可對于故障測試造成特別的挑戰。常常，可以提供緩沖器來在等待帶寬或變得可用于處理該項目的機會的同時緩沖該項目，諸如在總線上用于發出事務的槽(slot)或在執行單元上用于執行指令的槽。通?？梢哉{整緩沖器的大小以應對緩沖器上預期的最壞情況需求，但是在實踐中峰值需求可能不會經常發生，所以常常緩沖器可能不會完全滿(實際上為了避免性能損失，系統常常被故意地設計來提供足夠大小的緩沖器，以致緩沖器很少變得完全滿)。這意味著一些緩沖器條目可能不會被經常使用，并且軟件測試套件或通過處理流水線執行的冗余操作集可能難以生成足夠的需求來完全填充緩沖器。對于位于處理器核心外部的緩沖器，諸如互連或存儲器組件中的緩沖器，情況尤其如此。將項目存儲在緩沖器中的另一因素是，與地址控制哪一個數據存儲位置被訪問的存儲器或緩存存儲裝置不同，利用緩沖器將項目分配給緩沖器可能常常取決于項目被供應給緩沖器的順序，所以由處理電路執行的指令可能難以影響哪些特定緩沖器條目會更新項目。這可能使得難以生成探測緩沖器的每個位置是否經受錯誤的測試算法。因此，利用現有的故障測試技術可能難以適當地探測緩沖器條目是否已遇到錯誤。如在下面所討論的，可以提供具有冗余分配模式的緩沖器控制電路，在所述冗余分配模式下，當向緩沖器分配給定項目時，緩沖器控制電路將給定項目分配給緩沖器的N個冗余條目的集合中的每個條目，其中N≥2，而當從緩沖器讀取或移除給定項目時，緩沖器控制電路比較存儲在N個冗余條目的集合中的項目并且當在存儲在N個冗余條目的集合中的項目之間檢測到失配時觸發錯誤處理響應。因此，當在冗余分配模式下時，緩沖器容量有效地減少了N倍，使得每當項目被分配給緩沖器時，它都被冗余地分配給緩沖器的多個條目。然后，當從緩沖器讀取或移除項目時，可比較存儲在冗余條目的集合中的項目并且在檢測到失配時觸發錯誤處理響應。這減少需要被分配到緩沖器中以便填充緩沖器的全部占用率的項目的數量，這使測試變得較容易，因為設計一組測試操作來填充較少的緩沖器條目是不太復雜的。然而，可測試緩沖器的全部容量，因為如果在任何冗余條目中發生錯誤，則可通過與相同集合的其他條目相比較來檢測錯誤。在一個示例中，在冗余分配模式下，緩沖器控制電路可以響應于要將項目分配給緩沖器的單個請求而將給定項目分配給N個冗余條目。因此，處理電路或其他請求實體不必要生成多個緩沖器分配請求。在一個示例中，設備可以具有自測試控制電路，所述自測試控制電路用于觸發至少一個處理電路以切換到用于執行軟件自測試指令序列的自測試狀態。如上面所討論的添加緩沖器內冗余的技術在使用軟件自測試的系統中特別有用，因為減少需要被分配到緩沖器中以便完全占用緩沖器中的所有條目的不同項目本文檔來自技高網...

【技術保護點】
1.一種設備，包括：/n緩沖器，所述緩沖器包括多個條目，用于緩沖與由至少一個處理電路執行的數據處理操作相關聯的項目；以及/n緩沖器控制電路，所述緩沖器控制電路具有冗余分配模式，在所述冗余分配模式下：/n當向所述緩沖器分配給定項目時，所述緩沖器控制電路被配置為將所述給定項目分配給所述緩沖器的N個冗余條目的集合中的每個條目，其中N≥2；以及/n當從所述緩沖器讀取或移除所述給定項目時，所述緩沖器控制電路被配置為：比較存儲在所述N個冗余條目的集合中的項目，并且當在存儲在所述N個冗余條目的集合中的所述項目之間檢測到失配時觸發錯誤處理響應。/n

【技術特征摘要】
【國外來華專利技術】20171005 GB 1716280.11.一種設備，包括：
緩沖器，所述緩沖器包括多個條目，用于緩沖與由至少一個處理電路執行的數據處理操作相關聯的項目；以及
緩沖器控制電路，所述緩沖器控制電路具有冗余分配模式，在所述冗余分配模式下：
當向所述緩沖器分配給定項目時，所述緩沖器控制電路被配置為將所述給定項目分配給所述緩沖器的N個冗余條目的集合中的每個條目，其中N≥2；以及
當從所述緩沖器讀取或移除所述給定項目時，所述緩沖器控制電路被配置為：比較存儲在所述N個冗余條目的集合中的項目，并且當在存儲在所述N個冗余條目的集合中的所述項目之間檢測到失配時觸發錯誤處理響應。


2.根據權利要求1所述的設備，包括自測試控制電路，所述自測試控制電路用于觸發所述至少一個處理電路中的至少一個處理電路以切換到用于執行軟件自測試指令序列的自測試狀態。


3.根據前述權利要求中的任一項所述的設備，包括支持核心內鎖步模式的至少一個處理電路，在所述核心內鎖步模式下，所述處理電路被配置為在同一處理器流水線內執行冗余處理操作并且依照對所述冗余處理操作的結果的比較來執行錯誤檢測。


4.根據前述權利要求中的任一項所述的設備，其中，所述緩沖器控制電路具有正常模式，在所述正常模式下，當向所述緩沖器分配給定項目時，所述緩沖器控制電路被配置為將所述給定項目分配給所述緩沖器的單個條目。


5.根據權利要求4所述的設備，其中，所述緩沖器控制電路被配置為響應于至少一個處理電路進入到用于執行軟件自測試指令序列的自測試狀態而切換到所述冗余分配模式。


6.根據權利要求5所述的設備，其中，所述緩沖器控制電路被配置為響應于在執行所述軟件自測試指令序列之后返回到先前處理而切換到所述正常模式。


7.根據權利要求4至6中的任一項所述的設備，包括配置寄存器，所述配置寄存器用于存儲可編程控制參數，所述可編程控制參數用于控制所述緩沖器控制電路是在所述冗余分配模式下還是在所述正常模式下操作。


8.根據權利要求1至3中的任一項所述的設備，其中，所述緩沖器控制電路被配置為：當所述至少一個處理電路處于用于執行除軟件自測試指令序列以外的指令的功能狀態時，在所述冗余分配模式下操作。


9.根據前述權利要求中的任一項所述的設備，其中，所述錯誤處理響應包括更新狀態寄存器以指示已檢測到錯誤。


10.根據前述權利要求中的任一項所述的設備，包括多個所述緩沖器，其中，所述錯誤處理響應包括更新狀態寄存器以指示所述多個緩沖器中的哪一個遇到了檢測到的錯誤。


11.根據前述權利要求中的任一項所述的設備，包括錯誤檢測碼存儲電路，所述錯誤檢測碼存儲電路用于存儲與所述N個冗余條目的集合中的至少一個冗余條目相...

【專利技術屬性】
技術研發人員：巴拉吉·韋尼，馬蒂亞斯·洛塔爾·伯特歇爾，姆布·埃約勒，
申請(專利權)人：ARM有限公司，
類型：發明
國別省市：英國;GB