高速差分分頻器制造技術

本發明專利技術公開一種高速差分分頻器，用以將一對差分信號分頻，包括分頻電路以及驅動電路。分頻電路包括第一分頻子電路及第二分頻子電路。該第一分頻子電路將該對差分信號的一個進行分頻，并且產生頻率為該對差分信號的一半的第一對輸出差分信號。該第二分頻子電路將該對差分信號的另一個進行分頻，并且產生頻率為該對差分信號的一半的第二對輸出差分信號；其中，該第一對輸出差分信號與該第二對輸出差分信號中信號的相位組成相位差為90°的等差序列。該驅動電路耦接該第一分頻子電路以及該第二分頻子電路，用以縮短該第一對輸出差分信號以及該第二對輸出差分信號的電平翻轉時間。

High speed differential frequency divider

【技術實現步驟摘要】
高速差分分頻器
本專利技術涉及一種分頻器，特別涉及適用于將高速差分信號進行分頻的一種分頻器。
技術介紹
在高速傳輸協議，例如PCI-E協議的應用中，通常需要分頻器來將欲傳輸的時鐘信號進行分頻，并且產生不同相位的多個時鐘信號以供后續串行設備使用。一般使用串接的D觸發器對時鐘信號進行二分頻、四分頻、八分頻之類的操作，然而，隨著通信技術的演進，傳輸數據的速度愈來愈快，支持后續串行設備進行數據采樣的時鐘信號頻率越來越高，數量越來越多，需要被分頻的時鐘信號頻率則更高，傳統的串接的D觸發器的分頻器無法繼續負荷例如8GHz、16GHz、20GHz的高頻時鐘信號的分頻操作，也無法產生多個等相位差的時鐘信號，并會造成輸入時鐘信號分頻后的失真。
技術實現思路
依據本專利技術一實施例的分頻器，用以將一對差分信號分頻，該分頻器包括分頻器及驅動電路。該分頻器包括第一分頻子電路及第二分頻子電路。該驅動電路包括第一驅動電路及第二驅動電路。該第一分頻子電路將該對差分信號的一個進行分頻，并且產生頻率為該對差分信號的一半的第一對輸出差分信號。該第二分頻子電路將該對差分信號的另一個進行分頻，并且產生頻率為該對差分信號的一半的第二對輸出差分信號。該第一對輸出差分信號與該第二對輸出差分信號中信號的相位組成相位差為90°的等差序列。該第一驅動電路耦接該第一分頻子電路，用以縮短該第一對輸出差分信號的電平翻轉時間。該第二驅動電路耦接該第二分頻子電路，用以縮短該第二對輸出差分信號的電平翻轉時間。附圖說明圖1為本專利技術一實施例的分頻器100的電路圖。圖2為本專利技術一實施例的分頻器200的電路圖。圖3為圖1的分頻器100在節點0、節點90、節點180及節點270產生的輸出信號的時序圖。圖4為圖2的分頻器200在節點0、節點90、節點180及節點270產生的輸出信號的時序圖。圖5為本專利技術一實施例的分頻器500的電路圖。具體實施方式本專利技術參照附圖進行描述，其中遍及圖式上的相同參考數字標示了相似或相同的組件。上述附圖并沒有依照實際比例大小描繪，其僅僅提供對本專利技術的說明。一些專利技術的形態描述于下方作為圖解示范應用的參考。這意味著許多特殊的細節，關系及方法被闡述來對這個專利技術提供完整的了解。無論如何，本領域技術人員將認識到若沒有一個或更多的特殊細節或用其他方法，此專利技術仍然可以被實現。以其他例子來說，眾所皆知的結構或操作并沒有詳細列出以避免對這專利技術的混淆。本專利技術并沒有被闡述的行為或事件順序所局限，如有些行為可能發生在不同的順序亦或同時發生在其他行為或事件之下。此外，并非所有闡述的行為或事件都需要被執行在與現有專利技術相同的方法之中。圖1為本專利技術一實施例的分頻器100的電路圖。如圖1所示，分頻器100包括分頻子電路102及分頻子電路104。分頻子電路102接收差分信號中的信號CKI，并且通過P型晶體管P1、P2及N型晶體管N1、N2、N3的操作，將信號CKI轉換為在節點Q0輸出的相位為0°的輸出信號，及在節點Q180輸出的相位為180°的輸出信號。相同地，分頻子電路104接收該對差分信號中的信號CKB，其中信號CKI與信號CKB的相位差為180°。分頻子電路104通過P型晶體管P3、P4及N型晶體管N4、N5、N6的操作，將信號CKB轉換為在節點Q90輸出的相位為90°的輸出信號，及在節點Q270輸出的相位為270°的輸出信號。如圖1所示，當信號CKI由低電平向高電平翻轉并維持在高電平時，信號CKB由高電平向低電平翻轉并維持在低電平，N型晶體管N3導通，而N型晶體管N6關斷，使得分頻子電路102保持在工作狀態而分頻子電路104保持在關斷狀態，此時相位為0°及相位為180°的輸出信號翻轉，而相位為90°的及相位為270°的輸出信號不變。當信號CKI由高電平向低電平翻轉并維持在低電平時，信號CKB由低電平向高電平翻轉并維持在高電平，N型晶體管N3關斷，而N型晶體管N6導通，使得分頻子電路102關斷而分頻子電路104導通，此時相位為0°及相位為180°的輸出信號不變，而相位為90°的及相位為270°的輸出信號翻轉。也就是說，為差分信號的信號CKI、CKB同時驅動對應的分頻子電路，將產生4個90°等相位差的輸出信號，且信號CKB與信號CKI各自翻轉2次，會使這4個90°等相位差的輸出信號，即相位為0°及相位為180°的輸出信號、相位為90°及相位為270°的輸出信號各自翻轉1次，而使相位為0°、相位為180°、相位為90°及相位為270°的輸出信號的頻率為信號CKB及信號CKI頻率的一半。分頻器100適用于包括信號CKI及信號CKB的差分信號的頻率較低的情況，例如低于2GHz。若該對差分信號的頻率較高，分頻器100中的P型晶體管P1、P2、P3、P4及N型晶體管N1、N2、N3、N4、N5、N6的反應速度不能滿足所輸入該對差分信號的頻率的要求，因而導致該差分信號分頻后的失真。圖2為本專利技術實施例的分頻器200的電路圖。如圖2所示，分頻器200根據一對差分信號，例如包括信號CKI、CKB的一對差分信號(或稱差分信號CKI、CKB)在節點Q0上產生相位為0°的輸出信號、在節點Q180上產生相位為180°的輸出信號、在節點Q90上產生相位為90°的輸出信號，以及在節點Q270上產生相位為270°的輸出信號。其中，相位為0°的輸出信號、相位為90°的輸出信號、相位為180°的輸出信號及相位為270°的輸出信號的頻率為信號CKI或信號CKB的頻率的一半，并且其各自的相位組成以90°為相位差的等差序列。舉例來說，在一些實施例中，差分信號CKI、CKB的頻率為20GHz，本專利技術的分頻器200可將差分信號CKI、CKB轉換為頻率為10GHz的相位為0°的輸出信號、相位為90°的輸出信號、相位為180°的輸出信號及相位為270°的輸出信號。分頻器200包括分頻子電路202、分頻子電路204、第一驅動電路206，及第二驅動電路208。分頻子電路202對該對差分信號CKI、CKB進行分頻，并且產生頻率為差分信號CKI、CKB的一半的第一對輸出差分信號，亦即在節點Q0的相位為0°的輸出信號及在節點Q180的相位為180°的輸出信號。分頻子電路204對差分信號CKI、CKB進行分頻，并且產生頻率為差分信號CKI、CKB的一半的第二對輸出差分信號，亦即在節點Q90的相位為90°的輸出信號及在節點Q270的相位為270°的輸出信號。此外，第一驅動電路206耦接分頻子電路202，用以縮短相位為0°的輸出信號及相位為180°的輸出信號的電平翻轉時間。第二驅動電路208耦接分頻子電路204，用以縮短相位為90°的輸出信號及相位為270°的輸出信號的電平翻轉時間。至于第一驅動電路206及第二驅動電路208是如何縮短各個不同相位的輸出信號的電平翻轉時間，將會在下文進行描述。分頻子電路202包括P型場效應晶體管P1、P2、P5及N型場效應晶體管N1、N2、N3。第一驅動電路206包括N型場效應晶體管N7、N8。P型場效應晶體管P1的柵極連接本文檔來自技高網...

【技術保護點】
1.一種分頻器，用以將一對差分信號分頻，包括：/n分頻電路，包括：/n第一分頻子電路，將該對差分信號的一個進行分頻，并且產生頻率為該對差分信號的一半的第一對輸出差分信號；以及/n第二分頻子電路，將該對差分信號的另一個進行分頻，并且產生頻率為該對差分信號的一半的第二對輸出差分信號；其中，該第一對輸出差分信號與該第二對輸出差分信號中信號的相位組成相位差為90°的等差序列；/n驅動電路，包括：/n第一驅動電路，耦接該第一分頻子電路，用以縮短該第一對輸出差分信號的電平翻轉時間；以及/n第二驅動電路，耦接該第二分頻子電路，用以縮短該第二對輸出差分信號的電平翻轉時間。/n

【技術特征摘要】
1.一種分頻器，用以將一對差分信號分頻，包括：
分頻電路，包括：
第一分頻子電路，將該對差分信號的一個進行分頻，并且產生頻率為該對差分信號的一半的第一對輸出差分信號；以及
第二分頻子電路，將該對差分信號的另一個進行分頻，并且產生頻率為該對差分信號的一半的第二對輸出差分信號；其中，該第一對輸出差分信號與該第二對輸出差分信號中信號的相位組成相位差為90°的等差序列；
驅動電路，包括：
第一驅動電路，耦接該第一分頻子電路，用以縮短該第一對輸出差分信號的電平翻轉時間；以及
第二驅動電路，耦接該第二分頻子電路，用以縮短該第二對輸出差分信號的電平翻轉時間。


2.如權利要求1所述的分頻器，其中，該第一對輸出差分信號包括相位為0°的輸出信號及相位為180°的輸出信號，該第二對輸出差分信號包括相位為90°的輸出信號及相位為270°的輸出信號。


3.如權利要求1所述的分頻器，其中，該第一分頻子電路包括：
第一晶體管；
第二晶體管；其中，該第一晶體管的柵極連接至該第二晶體管的漏極及第一輸出節點，該第二晶體管的柵極連接至該第一晶體管的漏極及第二輸出節點；
第三晶體管；
第四晶體管；其中，該第三晶體管的漏極連接至該第二輸出節點，該第四晶體管的漏極連接至該第一輸出節點；該第三晶體管的源極連接至該第四晶體管的源極；
第五晶體管，該第五晶體管的柵極耦接該對差分信號的該一個，該第五晶體管的漏極連接至該第三、第四晶體管的源極。


4.如權利要求3所述的分頻器，其中，該第二分頻子電路包括：
第六晶體管；
第七晶體管；其中，該第六晶體管的柵極連接至該第七晶體管的漏極及第三輸出節點，該第七晶體管的柵極連接至該第六晶體管的漏極及第四輸出節點；
第八晶體管；
第九晶體管；其中，該第八晶體管的漏極連接至該第四輸出節點，該第九晶體管的漏極連接至該第三輸出節點；該第八晶體管的源極連接至該第九晶體管的源極；
第十晶體管，該第十晶體管的柵極耦接該對差分信號的該另一個，第十晶體管的漏極連接至該第八、第九晶體管的源極。


5.如權利要求4所述的分頻器，其中，該第一輸出節點輸出該相位為0°的輸出信號；該第二輸出節點輸出該相位為180°的輸出信號；該第三輸出節點輸出該相位為90°的輸出信號；該第四輸出節點輸出該相位為270°的輸出信號。


6.如權利要求4所述的分頻器，其中，該第一驅動電路包括：
第十一晶體管，該第十一晶體管的柵極耦接該第四輸出節點及該第三晶體管的柵極，第十一晶體管的源極連接該第一輸出節點；以及
第十二晶體管，該第十二晶體管的柵極耦接該第三輸出節點及該第四晶體...

【專利技術屬性】
技術研發人員：金銀姬，
申請(專利權)人：北京兆芯電子科技有限公司，
類型：發明
國別省市：北京;11