【技術實現步驟摘要】
本專利技術，涉及一種在用標準單元構成的功能塊中采用分配時鐘信號的 時鐘分配電路的。
技術介紹
近年來，隨著數字電路的高速化、高功能化，半導體集成電路的高速 化、高集成化不斷發展。隨著半導體集成電路的高速化，對取得半導體集成電路內的觸發器的同步的時鐘信號的信號延遲的偏差(時鐘偏移)進行抑制變得重要。時鐘 偏移，是指處于同步的觸發器之間的時鐘信號的到達時間之差，若時鐘偏 移大，則會存在引起動作頻率的降低、進而引起電路的誤動作的問題。另外，為了對半導體集成電路進行高集成化，因而需要對制造工序進 行細微化。因此， 一年一年，半導體集成電路內使用的信號布線寬越來越 細，因布線電阻的增加會導致布線延遲不斷增大。以往，由于布線延遲小，因此因單元的柵極延遲的偏差而導致的時鐘 偏移占主要地位。但是，近年來，因布線延遲的偏差增加而導致的時鐘偏 移的增大越來越成問題，需要削減時鐘信號的布線延遲偏差。作為削減時鐘信號的布線延遲偏差的以往的時鐘布線結構，例如有梳型(comb)時鐘布線、魚骨型(fish-bone)時鐘布線和網眼型(mesh)時 鐘布線這樣的時鐘布線技術(例如專利文獻1和專利文獻2)。另外，作為半導體集成電路中的時鐘信號的布線延遲的削減方法，有 專利文獻3中記載的技術。專利文獻l:特開平9一283631號公報專利文獻2:特開平10—199985號公報專利文獻3:特開2003 — 332430號公報但是，梳型時鐘布線，雖然按照電路不產生誤動作的方式控制來布線 延遲的偏差從而防止動作速度的降低，但如果信號的輸出側和接收側的觸 發器是一對一的，則能夠控制布線延遲的偏差，但...
【技術保護點】
一種采用時鐘分配電路的半導體集成電路，該時鐘分配電路在采用標準單元構成的功能塊中分配時鐘信號，該時鐘分配電路包括： 在第一方向布線的第一時鐘基干布線； 在與上述第一方向正交的第二方向布線，且由與上述第一時鐘基干布線電連接的多根時鐘支線布線構成的第一時鐘支線布線組； 與上述第一時鐘基干布線電連接的第一時鐘驅動單元； 由與上述第一時鐘基干布線或者上述第一時鐘支線布線組電連接的多個時鐘同步單元構成的第一時鐘同步單元組； 與上述第一時鐘基干布線并行配置的第二時鐘基干布線； 在上述第二方向布線，且由與上述第二時鐘基干布線電連接的多根時鐘支線布線構成的第二時鐘支線布線組； 與上述第二時鐘基干布線電連接的第二時鐘驅動單元； 由與上述第二時鐘基干布線或者上述第二時鐘支線布線組電連接的多個時鐘同步單元構成的第二時鐘同步單元組；以及 對上述第一時鐘驅動單元以及第二時鐘驅動單元提供時鐘信號的時鐘源驅動器， 上述第一時鐘支線布線組和上述第二時鐘支線布線組被電分離， 僅由上述第一時鐘驅動單元，來驅動上述第一時鐘基干布線以及上述第一時鐘支線布線組，...
【技術特征摘要】
JP 2007-4-16 2007-106929;JP 2008-3-5 2008-0545731、一種采用時鐘分配電路的半導體集成電路，該時鐘分配電路在采用標準單元構成的功能塊中分配時鐘信號，該時鐘分配電路包括在第一方向布線的第一時鐘基干布線；在與上述第一方向正交的第二方向布線，且由與上述第一時鐘基干布線電連接的多根時鐘支線布線構成的第一時鐘支線布線組；與上述第一時鐘基干布線電連接的第一時鐘驅動單元；由與上述第一時鐘基干布線或者上述第一時鐘支線布線組電連接的多個時鐘同步單元構成的第一時鐘同步單元組；與上述第一時鐘基干布線并行配置的第二時鐘基干布線；在上述第二方向布線，且由與上述第二時鐘基干布線電連接的多根時鐘支線布線構成的第二時鐘支線布線組；與上述第二時鐘基干布線電連接的第二時鐘驅動單元；由與上述第二時鐘基干布線或者上述第二時鐘支線布線組電連接的多個時鐘同步單元構成的第二時鐘同步單元組；以及對上述第一時鐘驅動單元以及第二時鐘驅動單元提供時鐘信號的時鐘源驅動器，上述第一時鐘支線布線組和上述第二時鐘支線布線組被電分離，僅由上述第一時鐘驅動單元，來驅動上述第一時鐘基干布線以及上述第一時鐘支線布線組，僅由上述第二時鐘驅動單元，來驅動上述第二時鐘基于布線以及上述第二時鐘支線布線組。2、 根據權利要求1所述的采用時鐘分配電路的半導體集成電路，其 特征在于，上述半導體集成電路，由上層的膜厚度厚、下層的膜厚度薄的多個布 線層構成，上述第一時鐘基干布線以及第二時鐘基干布線，采用膜厚度厚的上層 布線形成，上述第一時鐘同步單元組的各時鐘同步單元，被用膜厚度薄的下層布 線，分別從各個配置位置起連接至相對上述第一方向在順向或逆向處于最 短位置的第一時鐘支線布線或者第一時鐘基干布線，上述第二時鐘同步單元組的各時鐘同步單元，被用膜厚度薄的下層布 線，分別從各個配置位置起連接至相對上述第一方向在順向或逆向處于最 短位置的第二時鐘支線布線組或第二時鐘基干布線。3、 根據權利要求1所述的采用時鐘分配電路的半導體集成電路，其 特征在于，存在第一區域和第二區域，該第一區域中的第一方向的范圍由上述第一時鐘基干布線決定，第二方向的范圍由上述第一時鐘支線布線組決定； 該第二區域中的第一方向的范圍由上述第二時鐘基干布線決定，第二方向 的范圍由上述第二時鐘支線布線組決定，上述第一區域和上述第二區域是 彼此排他，上述第一時鐘同步單元組配置在上述第一區域內， 上述第二時鐘同步單元組配置在上述第二區域內， 上述第一時鐘基干布線配置在上述第一區域的中心， 上述第二時鐘基干布線配置在上述第二區域的中心。4、 根據權利要求1所述的采用時鐘分配電路的半導體集成電路，其 特征在于，將上述第一時鐘驅動單元和第一時鐘基干布線連接的布線線路、以及 將第二時鐘驅動單元和第二時鐘基干布線連接的布線線路，由寬的布線以 及多個接觸體構成。5、 根據權利要求1所述的采用時鐘分配電路的半導體集成電路，其 特征在于，上述第一時鐘支線布線組的各時鐘支線布線，在上述第一方向等間隔 配置，且以上述第一時鐘基干布線為中心左右對稱，上述第二時鐘支線布線組的各時鐘支線布線，在上述第一方向等間隔 配置，且以上述第二時鐘基干布線為中心左右對稱。6、 根據權利要求1所述的采用時鐘分配電路的半導體集成電路，其 特征在于，上述第一時鐘支線布線組的時鐘支線布線數和上述第二時鐘支線布 線組的時鐘支線布線數不同。7、 根據權利要求1所述的采用時鐘分配電路的半導體集成電路，其 特征在于，上述第一時鐘驅動單元被配置在上述第一時鐘基干布線的中心， 上述第二時鐘驅動單元被配置在上述第二時鐘基干布線的中心， 上述第一時鐘驅動單元和第二時鐘驅動單元的驅動能力相互不同。8、 根據權利要求1所述的采用時鐘分配電路的半導體集成電路，其特征在于，上述第一時鐘支線布線組的各時鐘支線布線，相對第一時鐘基干布線 左右非對稱，第一時鐘支線布線組包含布線長度相互不同的時鐘支線布線。9、 根據權利要求1所述的采用時鐘分配電路的半導體集成電路，其 特征在于，上述第一時鐘支線布線組的各時鐘支線布線，相對第一時鐘基干布線 為左右非對稱，上述第一時鐘支線布線組，包含布線長度以及布線寬度相互不同的時 鐘支線布線。10、 根據權利要求l所述的采用時鐘分配電路的半導體集成電路，其特征在于，還包括在上述第一方向布線的第三時鐘基干布線；在上述第二方向布線，且由與上述第三時鐘基干布線電連接的多根時 鐘支線布線構成的第三時鐘支線布線組；與上述第三時鐘基干布線電連接，僅對上述第三時鐘基干布線以及第 三時鐘支線布線組進行驅動的第三時鐘驅動單元；以及由與上述第三時鐘基干布線或者上述第三時鐘支線布線組電連接的 多個時鐘同步單元構成的第三時鐘同步單元組，上述第一時鐘基干布線、第二時鐘基干布線、以及第三時鐘基干布線， 在上述第二方向按照該順序排列配置，上述第一時鐘基干布線與第二時鐘基干布線之間的布線間隔、和上述第二時鐘基干布線與第三時鐘基干布線之間的布線間隔相互不同，上述第一時鐘支線布線組、第二時鐘支線布線組、以及第三時鐘支線 布線組的時鐘支線布線的布線長度互不相同。11、 根據權利要求l所述的采用時鐘分配電路的半導體集成電路，其 特征在于，第一時鐘基干布線與第二時鐘基干布線的布線長度互不相同。12、 根據權利要求l所述的采用時鐘分配電路的半導體集成電路，其特征在于，還包括在上述第二時鐘基干布線的、第一方向的順向側或逆向側，布線在上 述第一方向的第三時鐘基干布線；在上述第二方向布線，且由與上述第三時鐘基干布線電連接的多根時鐘支線布線構成的第三時鐘支線布線組；與上述第三時鐘基干布線電連接，且僅對上述第三時鐘基干布線以及 第三時鐘支線布線組進行驅動的第三時鐘驅動單元；以及由與上述第三時鐘基干布線或者上述第三時鐘支線布線組電連接的 多個時鐘同步單元組構成的第三時鐘同步單元組，上述第一時鐘基干布線的布線長度，比上述第二時鐘基干布線的布線 長與...
【專利技術屬性】
技術研發人員：堤正范，吉永生，
申請(專利權)人：松下電器產業株式會社，
類型：發明
國別省市：JP[日本]
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。