一種單核DSP處理器架構和雙核DSP處理器架構制造技術

本發明專利技術公開了一種單核DSP處理器架構和雙核DSP處理器架構，該單核DSP處理器架構包括DSP內核、延時線總線、延時線控制器、數據總線、程序總線、數據存儲器、程序存儲器、總線主接口以及至少一個算法模塊，其中，所述DSP內核通過所述程序總線與所述程序存儲器進行通信；所述DSP內核通過所述延時線總線與所述延時線控制器進行通信；所述DSP內核通過所述數據總線與所述數據存儲器以及所述至少一個算法模塊進行通信；所述DSP內核與所述總線主接口連接，用于在所述DSP處理器作為主設備訪問外部從設備時進行信息交互。本發明專利技術的DSP處理器架構，提高了DSP處理器的系統性能。了DSP處理器的系統性能。了DSP處理器的系統性能。

【技術實現步驟摘要】
一種單核DSP處理器架構和雙核DSP處理器架構


[0001]本專利技術涉及DSP處理器
，具體涉及一種單核DSP處理器架構和雙核DSP處理器架構。

技術介紹

[0002]DSP在音頻、視頻和電機控制等方面有著廣泛的應用。隨著用戶需求的增加，系統對DSP處理器的性能提出了更高的要求。目前的DSP處理器架構中，DSP處理器只能作為從設備與外部設備進行交互，而不能作為主設備與外部從設備進行交互，此外，現有技術中，DSP處理器的DSP內核通過數據總線與延時線控制器進行交互，這種方式會影響延時線控制器的性能。

技術實現思路

[0003]本專利技術所要解決的技術問題在于，提供一種單核DSP處理器架構和雙核DSP處理器架構，以解決現有技術中DSP處理器不能作為主設備訪問外部從設備以及DSP內核通過數據線與延時線控制器進行交互導致延時線控制器的性能受影響的缺陷。
[0004]本專利技術第一方面提供一種單核DSP處理器架構，包括：DSP內核、延時線總線、延時線控制器、數據總線、程序總線、數據存儲器、程序存儲器、總線主接口以及至少一個算法模塊，其中，
[0005]所述DSP內核通過所述程序總線與所述程序存儲器進行通信；
[0006]所述DSP內核通過所述延時線總線與所述延時線控制器進行通信；
[0007]所述DSP內核通過所述數據總線與所述數據存儲器以及所述至少一個算法模塊進行通信；
[0008]所述DSP內核與所述總線主接口連接，用于在所述DSP處理器作為主設備訪問外部從設備時進行信息交互。
[0009]優選地，所述單核DSP處理器架構還包括觸發源，所述觸發源用于控制所述DSP處理器的運行時刻。
[0010]優選地，所述延時線控制器包括內部延時線控制器和外部延時線控制器，所述延時線總線包括內部延時線總線和外部延時線總線，其中，所述DSP內核通過所述內部延時線總線與所述內部延時線控制器進行通信，所述DSP內核通過所述外部延時線總線與所述外部延時線控制器進行通信。
[0011]優選地，所述單核DSP處理器架構還包括總線從接口，所述總線從接口與所述數據總線連接。
[0012]優選地，所述數據存儲器包括內部數據存儲器和外部數據存儲器，其中，所述DSP內核通過所述數據總線與所述內部數據存儲器通信，所述DSP內核通過所述數據總線與所述外部數據存儲器通信。
[0013]本專利技術第二方面提供一種雙核DSP處理器架構，包括主DSP處理器、從DSP處理器、
系統總線、第一雙端存儲器、第二雙端存儲器、仲裁器、第二數據總線、第三數據總線，所述主DSP處理器采用如權利要求1所述的單核DSP處理器架構，所述從DSP處理器采用如權利要求1所述的單核DSP處理器架構，其中，
[0014]所述主DSP處理器的延時線控制器與所述仲裁器連接，所述從DSP處理器的延時線控制器與所述仲裁器連接；
[0015]所述主DSP處理器的總線主接口與所述系統總線連接，所述從DSP處理器的總線主接口與所述系統總線連接。
[0016]優選地，所述單核DSP處理器架構還包括觸發源，其中，所述主DSP處理器的觸發源的輸入端與所述從DSP處理器的觸發源的輸入端連接。
[0017]優選地，所述延時線控制器包括內部延時線控制器和外部延時線控制器，所述仲裁器包括第一仲裁器和第二仲裁器，其中，
[0018]所述主DSP處理器的內部延時線控制器與所述第一仲裁器連接，所述從DSP處理器的內部延時線控制器與所述第一仲裁器連接，所述主DSP處理器的外部延時線控制器與所述第二仲裁器連接，所述從DSP處理器的外部延時線控制器與所述第二仲裁器連接。
[0019]優選地，所述單核DSP處理器架構還包括總線從接口，其中，
[0020]所述主DSP處理器的總線從接口與所述系統總線通信，所述從DSP處理器的總線從接口與所述系統總線通信。
[0021]優選地，所述雙核DSP處理器架構還包括第一雙端存儲器和第二雙端存儲器，其中，
[0022]所述主DSP處理器的外部數據存儲器與所述第一雙端存儲器通信連接，用于從所述第一雙端存儲器中讀取數據，所述從DSP處理器的外部數據存儲器與所述第一雙端存儲器通信連接，用于向所述第一雙端存儲器中寫入數據，所述主DSP處理器的外部存儲器還與所述第二雙端存儲器通信連接，用于向所述第二雙端存儲器中寫入數據，所述從DSP處理器的外部數據存儲器與所述第二雙端存儲器通信連接，用于從所述第二雙端存儲器中讀取數據
[0023]實施本專利技術實施例，具有如下的有益效果：本專利技術的DSP處理器架構，采用哈佛架構，程序總線和數據總線總是分開地，提高了總線的數據吞吐量，提升了系統性能，通過設置總線主接口模塊，可實現DSP處理器作為主設備對總線進行主動訪問，通過采用獨立的總線掛載延時器，可實現延時線音頻數據最高的讀取效率，本專利技術實施例的DSP處理器架構，提高了DSP處理器的系統性能。
附圖說明
[0024]為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，根據這些附圖獲得其他的附圖仍屬于本專利技術的范疇。
[0025]圖1示出了本專利技術實施例一的一種單核DSP處理器架構的結構示意圖；
[0026]圖2示出了本專利技術實施例二的一種雙核DSP處理器架構的結構示意圖。
具體實施方式
[0027]為使本專利技術的目的、技術方案和優點更加清楚，下面將結合附圖對本專利技術作進一步地詳細描述。
[0028]本專利技術實施例一提供一種單核DSP處理器架構，如圖1所示，該單核DSP處理器架構包括DSP內核、延時線總線、延時線控制器、第一數據總線、程序總線、數據存儲器、程序存儲器、總線主接口以及至少一個算法模塊，其中，所述DSP內核通過所述程序總線與所述程序存儲器進行通信，所述DSP內核通過所述延時線總線與所述延時線控制器進行通信；所述DSP內核通過所述數據總線與所述數據存儲器以及所述至少一個算法模塊進行通信，所述DSP內核與所述總線主接口連接，用于在所述DSP處理器作為主設備與外部從設備進行通信時進行交互。
[0029]在一具體實施方式中，所述至少一個算法模塊可以是實現音頻處理算法的模塊，例如fft(傅里葉變換)模塊，濾波算法模塊等。
[0030]在一具體實施方式中，所述DSP處理器架構還包括觸發源，所述觸發源的輸出端與所述DSP內核的輸入端連接，用于控制所述DSP處理器的運行時刻，通過在單核DSP處理器的架構中加入觸發源控制DSP處理器的運行時刻，可實現DSP處理器與外部觸發源的同步。例如在音頻系統中，DSP可以由I2S外設所產生的48KHz的中斷來進行觸發，這樣DSP就可以與音頻流同步工作。
[0031]在一具體實施方式中，所述延時線控制器包括內部延時線控制器和外部延時本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種單核DSP處理器架構，其特征在于，包括：DSP內核、延時線總線、延時線控制器、數據總線、程序總線、數據存儲器、程序存儲器、總線主接口以及至少一個算法模塊，其中，所述DSP內核通過所述程序總線與所述程序存儲器進行通信；所述DSP內核通過所述延時線總線與所述延時線控制器進行通信；所述DSP內核通過所述數據總線與所述數據存儲器以及所述至少一個算法模塊進行通信；所述DSP內核與所述總線主接口連接，用于在所述DSP處理器作為主設備訪問外部從設備時進行信息交互。2.根據權利要求1所述的DSP處理器架構，其特征在于，所述單核DSP處理器架構還包括觸發源，所述觸發源用于控制所述DSP處理器的運行時刻。3.根據權利要求2所述的DSP處理器架構，其特征在于，所述延時線控制器包括內部延時線控制器和外部延時線控制器，所述延時線總線包括內部延時線總線和外部延時線總線，其中，所述DSP內核通過所述內部延時線總線與所述內部延時線控制器進行通信，所述DSP內核通過所述外部延時線總線與所述外部延時線控制器進行通信。4.根據權利要求3所述的DSP處理器架構，其特征在于，所述單核DSP處理器架構還包括總線從接口，所述總線從接口與所述數據總線連接。5.根據權利要求4所述的DSP處理器架構，其特征在于，所述數據存儲器包括內部數據存儲器和外部數據存儲器，其中，所述DSP內核通過所述數據總線與所述內部數據存儲器通信，所述DSP內核通過所述數據總線與所述外部數據存儲器通信。6.一種雙核DSP處理器架構，其特征在于，包括主DSP處理器、從DSP處理器、系統總線、第一雙端存儲器、第二雙端存儲器、仲裁器、第二數據總線、第三數據總線，所述主DSP處理器采用如權利要求1所述的單核DSP處理器架構，所述從DSP處理器采用如權利要求1所述的單核DSP處理器架構，...

【專利技術屬性】
技術研發人員：梁小江，謝柱能，蒲莉娟，連光，李雙宏，
申請(專利權)人：深圳市創成微電子有限公司，
類型：發明
國別省市：