供頻率范圍高達90GHZ的微波電路用低成本、高性能封裝制造技術

一種微波電路封裝，其特征在于包括： ａ）包含有多個導電結構的襯底； ｂ）多個電學接頭，可裝接到所述襯底的第一表面，用于把封裝連接到印刷電路板； ｃ）微波電路，可連到所述襯底的第二表面上； ｄ）裝接到所述襯底的蓋，從而把所述微波電路包封在所述蓋和所述襯底之中。（*該技術在2016年保護過期，可自由使用*）

【技術實現步驟摘要】

本專利技術涉及供微波微型電路(以下叫作微波電路)用封裝的領域。本專利技術尤其針對供工作頻率范圍高達90GHZ用的一些電路，其中諸如雷達、智能記帳系統、個人通信設施以及智能車輛高速公路系統等。目前，正在出現需工作頻率高達77GHZ和更高的應用。
技術介紹
尤其是頻率范圍從2.0GHZ起至更高的應用通常都依靠GaAs微波集成電路。當前可用封裝技術的一大缺點在于，它們給系統設計者帶來很大的限制，而不能充分利用GaAs微型電路的潛能。目前的封裝，特別是頻率范圍在5-12GHZ的封裝，基本上均為軍事和航空應用而開發的，一般首要考慮的不是其成本。這些封裝通常均為復雜而且昂貴。已有技術的封裝均為帶引腳的設計，且為了利用它們的預期目的，都采用昂貴的材料和制作工藝。例如，廣泛使用玻璃與金屬的密封、機械制造的金屬殼體、昂貴的合金(如BeO、W、MoMn、CuW、柯伐等)以及大量的金鍍層。其它可用的已有封裝技術均基于氧化鋁的共燒工藝，它通常成本較低，但有嚴重缺點。在此工藝中，對生鑄氧化鋁進行穿孔或鉆孔，以提供待用難熔金屬糊料加以充填的通路。然后用難熔金屬墨汁(MoMn或鎢)在氧化鋁上絲網印刷電路軌跡和焊點。常常把多個經穿孔和印刷的生氧化鋁層重疊在一起，以形成封裝結構。然后，對整個組件進行燒結(共燒)，以使所有的元件致密化。共燒引起生氧化鋁和封裝結構的收縮。收縮本身并不構成問題。然而，由于同一生氧化鋁上不同區域處通路和電路軌跡密度的不同，故整個封裝上的收縮量是不均勻的。這使通路和軌跡的最后位置難于控制。對從大約12GHZ到更高頻率的應用，由于波長隨頻率增加而變小，所以嚴格控制通路和軌跡的位置以及它們的絕對尺寸極為重要。精確地控制幾何和尺寸容限對封裝的性能是必需的。此外，為了使封裝成本降低，在封裝中集成上無源元件(R.L.C)可能也是必要的。由于這一般不能用共燒工藝來實現，加上以上所述諸缺點，所以共燒工藝并不是制造工作范圍在12GHZ和以上封裝的經濟可行的途徑。雖然上述已有技術的封裝滿足了軍用市場和某些其它應用的需要，但無線個人通信設施、智能高速公路車輛系統中快速增長的大量商業市場以及正在出現的其它市場都需要越來越多的低成本產品。因此，對具有高性能、非常扁平、低成本、可靠、尺寸、高度和重量都小的微波封裝的可用性有著十分強烈需求。用本專利技術的封裝使目前帶引腳封裝的不足和限制，也即成本、頻率性能的限制等得以大大減少或消除。
技術實現思路
本專利技術的微波微型電路封裝克服和減少已有技術的上述和其它缺點和不足。通過反微波電路有效地加至經預燒的單層陶瓷襯底上，本專利技術克服了已有技術的缺點，該襯底具有精確定位的通路，位于襯底底部的球柵陣列(Ball GridArray)以及襯底上表面上的連接表面。把微波電路置于襯底頂端并用常規方法與襯底電學相連(例如，引線絲鍵合)。主要通過焊接、錫焊或導電粘合劑之一把一蓋鍵合到襯底上，此蓋可能是多個組成物，而且可覆蓋以薄層導體材料。可將此封裝氣密封并可借助球柵陣列的球通過操作附著于母板上。這樣，可認為由于不存在引腳，此封裝將需要母板上較少的空間?？臻g的節省是由于無引腳的球柵設計，和工作頻率范圍高達90GHZ所需封裝中小的實際尺寸特征兩者所致。此外，此封裝比其它的已有技術封裝更為扁平。這對近來正推出使用的十分薄而精細的GaAs器件裝置尤為重要。該封裝也比其它帶引腳封裝更輕，這是今天個人通信設備市場和趨向小型化潮流中一十分希望有的特征。對于在20GHZ和更高范圍內的頻率，球必需極小并保持圓度就成為問題。因此，也揭示一種凸柵陣列(bump grid array)實施例，其中一般使用半球形成鐘形凸起來替代球，以保持所需的電磁特性并增加產品的均勻性，揭示了幾個實施例。從以下的詳細描述和附圖。將可使本領域內那些熟練的技術人員理解本專利技術的上述和其它一些特點和長處。附圖概述現在參考附圖，在若干圖中類似的元件編以相同的編號附圖說明圖1是本專利技術透視分解示意圖； 圖2是用于本專利技術用襯底板的透視圖；圖2a是從圖2分解出的單個襯底單元上表面的透視圖；圖2b是從圖2分解出的單個襯底單元下表面的透視圖；圖3是制作本專利技術的方法的流程圖；圖4是本專利技術的封裝的剖面圖；圖5是金屬蓋的透視圖；圖6是圖5的剖面圖；圖7是塑料或陶瓷蓋的透視圖；圖8是圖7的剖面圖，在其內表面具有金屬化層；圖9是圖7的剖面圖，在整個蓋上具有金屬化層；圖10是蓋的另一實施例的剖面圖；圖11是使用IC芯片凸起技術的本專利技術封裝的剖面圖；圖12是利用另一種封裝凸起技術的本專利技術封裝的剖面圖；圖13是本專利技術襯底的一個布局的平面圖；圖14是圖13的側視圖；圖14a是圖13的仰視圖；圖15是本專利技術襯底布局的另一種平面圖；圖15a是圖15的側視圖；圖15b是圖15的仰視圖；圖16是本專利技術RF端放大的透視圖；圖17是本專利技術一個封裝的透視分解圖；圖17a是沿圖17中剖面線17a-17a所取的剖面圖；圖18是襯底的透視圖，在其底部中示出凸柵陣列；圖19是圖18一剖面的放大圖，示出在其上具有凸起的RF信號焊點；圖20是沿剖面線20-20所取的圖19的剖面圖；圖21是RF端放大的摘要圖，示出其上圓柱形的金屬糊；圖22是圖21的序列圖，示出回流后的金屬糊料的形狀；圖23和24是圓柱形金屬糊料和沒有任何流動限制的回流形式的糊料序列圖；圖25和26是沒有限制的圓柱形和回流糊的序列圖；圖27-29是示出在本專利技術的順序中，限制、圓柱形糊和RF焊點的序列圖；圖30-32示出與圖27-29中示出的相同順序，但它是在襯底上非RF端的區域；圖33和34示出另一種的限制方法；以及圖35示出在襯底底部上放置凸起的另一替換的方法。本專利技術較佳實施方式參考圖1和4，在本專利技術的較佳實施例中備有經預燒的襯底2，它最好包含多個預先精確定位的經激光鉆孔的通路。襯底最好由氧化鋁(三氧化二鋁Al2O3)或氮化鋁陶瓷構成，后者在激光鉆孔前已完全加以燒結。應注意第4,942,076和5,089,881號美國專利更全面地描述了這里所述的襯底技術，這里經由參考文獻引入其整個內容。襯底2還包含在其微波電路表面4上預先設計的線路軌跡(和/或焊點)3的圖案，以及在襯底2的表面6上預選的球連接焊點5的圖案。球7用電導方法接合在焊點5上。襯底2和球7提供在其上放置微波微型電路1的平臺。微波電路1也與線路軌跡(和/或焊點)3用引線(絲鍵合)8(或凸起14；見圖11和12)電學相連。然而，應注意不必用引腳把封裝連到母板9。結果，節約了母板上的許多空間，從而允許獲得更輕和更小的電子裝置。參考圖2、2a和2b，容易把襯底本身處理成板21的形式，它使單個襯底單元2的成本大大降低。板21通?？砂?0到256個襯底單元，然而，一般可根據單個單元的大小和板21的尺寸產生比規定范圍更少或更多的單元。因為正如本領域內的熟練技術人員所公認的那樣，預期的頻率越高，則電路本身及其封裝必須越小，所以對板21的處理也是希望的。因此，為了應用于非常高的工作頻率，可把許多襯底單元處理成單個板。最好的襯底材料是96％的氧化鋁，然而假定材料的介電常數和介電耗損可與最佳材料相比的話，則更高純度的氧化鋁、玻璃陶瓷、氮化鋁以及其他材料也是合適的。此外，為了對其制作工藝中處理條件的兼容性，還要考本文檔來自技高網...

【技術保護點】

【技術特征摘要】

【專利技術屬性】
技術研發人員：N·L·格林曼，J·M·埃爾南德斯，M·P·拉馬錢德拉·帕尼科，
申請(專利權)人：電路元件股份有限公司，
類型：發明
國別省市：