一種真隨機數發生器電路及芯片制造技術

本發明專利技術涉及信息安全芯片技術領域，具體公開了一種真隨機數發生器電路，包括：壓控振蕩器電路；參考電壓產生電路，參考電壓產生電路與壓控振蕩器相連；偽隨機數發生器電路，偽隨機數發生器與壓控振蕩器相連，完成可變化的振蕩器輸出；采樣電路，采樣電路與壓控振蕩器相連，用于提高隨機數輸出的隨機性；高頻時鐘發生器電路，高頻時鐘發生器與采樣電路相連，用于采樣電路的采樣時鐘，采用偽隨機數發生器產生壓控振蕩器的控制信號，壓控振蕩器的輸出頻率在一定頻率范圍內變化，利用另一高頻時鐘采樣壓控振蕩器的輸出，產生高速真隨機數輸出，顯著提高真隨機數輸出速率，同時，提高了低頻采高頻隨機數發生器輸出的隨機性。采高頻隨機數發生器輸出的隨機性。采高頻隨機數發生器輸出的隨機性。

【技術實現步驟摘要】
一種真隨機數發生器電路及芯片


[0001]本專利技術涉及信息安全芯片技術行業，具體是一種真隨機數發生器電路及芯片。

技術介紹

[0002]信息技術的高速發展使得密鑰的破解越來越容易，偽隨機數由計算機等設備按照一定的算法生成，具有一定的規律性，進而有被破解的風險。隨著對信息安全要求的提高，現在普遍采用真隨機數發生器。目前，真隨機數發生器的研究目標主要是輸出序列的高熵值、低功耗，以及提高真隨機數產生速率。
[0003]目前，真隨機數發生器的實現方案一般有三種：直接噪聲放大法、離散時間混沌法和振蕩采樣法。其中，振蕩采樣法由于實現方法簡單，應用最為廣泛，但是振蕩采樣法獲取的隨機數隨機性較差。為了提高基于振蕩采樣法的真隨機數發生器產生的隨機數的隨機性，目前有兩種途徑：一是降低低頻時鐘信號的頻率。二是提高高頻時鐘信號的頻率，但降低低頻時鐘信號的頻率會降低真隨機數發生器的產生速率，提高高頻時鐘信號的頻率會增大電路的功耗，進而增加了芯片成本，因此，為解決這一問題，亟需研制一種真隨機數發生器電路及芯片。

技術實現思路

[0004]本專利技術的目的在于提供一種真隨機數發生器電路及芯片，以解決上述
技術介紹
中提出的問題。
[0005]為實現上述目的，本專利技術提供如下技術方案：
[0006]一種真隨機數發生器電路，包括：
[0007]壓控振蕩器電路；
[0008]參考電壓產生電路，所述參考電壓產生電路與壓控振蕩器相連；
[0009]偽隨機數發生器電路，所述偽隨機數發生器與壓控振蕩器相連，用于壓控振蕩器的信號控制，完成可變化的振蕩器輸出；
[0010]采樣電路，所述采樣電路與壓控振蕩器相連，用于提高隨機數輸出的隨機性；
[0011]高頻時鐘發生器電路，所述高頻時鐘發生器與采樣電路相連，用于采樣電路的采樣時鐘。
[0012]與現有技術相比，本專利技術的有益效果是：采用偽隨機數發生器產生壓控振蕩器的控制信號，壓控振蕩器的輸出頻率在一定頻率范圍內變化，利用另一高頻時鐘采樣壓控振蕩器的輸出，產生高速真隨機數輸出，顯著提高真隨機數輸出速率，同時，提高了低頻采高頻隨機數發生器輸出的隨機性。
附圖說明
[0013]圖1為本專利技術實施例中一種真隨機數發生器電路的實施圖。
[0014]圖2為本專利技術實施例中一種真隨機數發生器電路及芯片中壓控振蕩器電路的示意
圖。
[0015]圖3為本專利技術實施例中一種真隨機數發生器電路及芯片中偽隨機數發生器電路的示意圖。
[0016]圖4為本專利技術實施例中一種真隨機數發生器電路及芯片中采樣電路的示意圖。
具體實施方式
[0017]下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。
[0018]一種真隨機數發生器電路，在本專利技術的一個實施例中，如圖1所示，包括：壓控振蕩器電路；參考電壓產生電路，所述參考電壓產生電路與壓控振蕩器相連；偽隨機數發生器電路，所述偽隨機數發生器與壓控振蕩器相連，用于壓控振蕩器的信號控制，完成可變化的振蕩器輸出；采樣電路，所述采樣電路與壓控振蕩器相連，用于提高隨機數輸出的隨機性；高頻時鐘發生器電路，所述高頻時鐘發生器與采樣電路相連，用于采樣電路的采樣時鐘。
[0019]在本專利技術的一個實施例中：
[0020]如圖2所示，所述壓控振蕩器電路包括：控制電流源，用于振蕩器的振蕩頻率控制；第一運算放大器OP1，用于作為電壓跟隨器的應用；第二運算放大器OP2，用于電壓電流的轉換應用；電平轉換器，用于將振蕩器輸出高電平轉換為電源電壓；
[0021]電平轉換器為Level Shifter，控制電流源為Ictrl，INV1
?
INV8構成振蕩器環路，由Ictrl供電，INV9
?
INV10為反相器驅動輸出；INV1、INV2、INV3、INV4、INV5、INV6、INV7、INV8、Level Shifter、INV9和INV10構成電流饑餓型振蕩器；第一運算放大器OP1作為電壓跟隨器應用，當CTRL為低電位GND時：NMOS晶體管NM1截止，節點V1電壓跟隨輸入電壓Vref；當CTRL為高電位VDD時：運放內部泄放通路關閉，NMOS晶體管NM1導通，節點V1通過電流源I1放電，節點V1電壓緩慢下降。第二運算放大器OP2用于電壓電流轉換應用，將節點V1的電壓通過電阻R1轉換成電流，再通過PMOS晶體管PM1和PM2鏡像后輸出。
[0022]壓控振蕩器工作過程說明如下：
[0023](1)當CTRL為地電位GND時，通過運放第一運算放大器OP1，電容C1儲存電荷，節點V1電壓最終建立到Vref。通過運放第二運算放大器OP2，節點V3電壓最終建立到節點V1電壓，電流鏡PM1和PM2比例為1：1，電流鏡NM2和NM3比例為1：1，電流鏡PM3和PM4比例為1：1，則控制電流源Ictrl＝I2+Vref/R1，此時VCO_OUT輸出最高頻率FVCO_max。
[0024](2)當CTRL為高電位VDD，電容C1中儲存的電荷通過電流I1逐漸泄放，節點V1電壓逐漸下降，最終節點V1電壓下降到零電平，最終控制電流源下降到Ictrl＝I2，此時VCO_OUT輸出最低頻率FVCO_min。
[0025](3)電流源I1用于控制電容C1的放電速度，使得節點V1電壓緩慢下降，進而使得輸出電流Ictrl由I2+Vref/R1緩慢下降到I2，壓控振蕩器的輸出頻率在FVCO_max和FVCO_min之間變化。
[0026]在本專利技術的一個實施例中：
[0027]如圖3所示，所述偽隨機數發生器電路包括：振蕩器；至少四個二輸入異或門；若干
個D觸發器；
[0028]將多個D觸發器級聯(23個)，將第22級輸出和第23級輸出進行異或處理，輸出再與第21級輸出進行異或處理，再與第16級輸出異或處理，之后與VDD異或處理后作為第一級D觸發器的輸入，最后一級D觸發器輸出CTRL作為壓控振蕩器的控制信號。
[0029]在本專利技術的一個實施例中：
[0030]如圖4所示，所述采樣電路采用常規D觸發器采樣，壓控振蕩器電路的輸出作為D觸發器的數據端，高頻時鐘發生器電路的輸出作為D觸發器的時鐘端；異或門XOR2和D觸發器DFF2構成后處理電路，用于提高隨機數輸出的隨機性。
[0031]在本專利技術的一個實施例中：
[0032]所述高頻時鐘發生器輸出時鐘頻率為5兆赫茲，所述壓控振蕩器電路的輸出時鐘頻率為10兆赫茲
?
20兆赫茲。
[0033]本專利技術的工作原理是：所述高頻時鐘發生器輸出時鐘頻率為5兆赫茲，所述壓控振蕩器電路的輸出時鐘頻率為10兆赫茲
?
20兆赫茲；利用基礎電流I2本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種真隨機數發生器電路，其特征在于，包括：壓控振蕩器電路；參考電壓產生電路，所述參考電壓產生電路與壓控振蕩器相連；偽隨機數發生器電路，所述偽隨機數發生器與壓控振蕩器相連，用于壓控振蕩器的信號控制，完成可變化的振蕩器輸出；采樣電路，所述采樣電路與壓控振蕩器相連，用于提高隨機數輸出的隨機性；高頻時鐘發生器電路，所述高頻時鐘發生器與采樣電路相連，用于采樣電路的采樣時鐘。2.根據權利要求1所述的真隨機數發生器電路，其特征在于，所述壓控振蕩器電路包括：控制電流源，用于振蕩器的振蕩頻率控制；第一運算放大器，用于作為電壓跟隨器的應用；第二運算放大器，用于電壓電流的轉換應用；電平轉換器，用于將振蕩器輸出高電平轉換為電源電壓。3.根據權利要求1所述的真...

【專利技術屬性】
技術研發人員：張景，趙志鳳，劉義，高丕濤，劉寶生，
申請(專利權)人：中云信安深圳科技有限公司，
類型：發明
國別省市：