一種機載大容量數(shù)據(jù)高速存儲單元制造技術(shù)

本實用新型專利技術(shù)涉及數(shù)據(jù)存儲技術(shù)領(lǐng)域，具體為一種機載大容量數(shù)據(jù)高速存儲單元，包括：FPGA，F(xiàn)PGA含1塊EEPROM，作為程序存儲器；FLASH存儲芯片，F(xiàn)LASH存儲芯片采用NAND接口；引入模塊化思想，將8片F(xiàn)LASH存儲芯片當做一個存儲模塊，任何存儲操作都是面向這樣的存儲模塊來進行，在存儲數(shù)據(jù)時，串行的數(shù)據(jù)就可以變?yōu)?個bit一組的并行數(shù)據(jù)同時存入8個FLASH存儲芯片中，即1個儲存模塊中；有益效果為：本實用提出的存儲單元能夠?qū)崿F(xiàn)高速存儲的關(guān)鍵設(shè)計在于引入模塊化思想，將8片F(xiàn)LASH存儲芯片當做一個存儲模塊，任何存儲操作都是面向這樣的存儲模塊來進行，通過這樣的設(shè)計，在存儲數(shù)據(jù)時，串行的數(shù)據(jù)就可以變?yōu)?個bit一組的并行數(shù)據(jù)同時存入8個FLASH存儲芯片中。FLASH存儲芯片中。FLASH存儲芯片中。

【技術(shù)實現(xiàn)步驟摘要】
一種機載大容量數(shù)據(jù)高速存儲單元


[0001]本技術(shù)涉及數(shù)據(jù)存儲
，具體為一種機載大容量數(shù)據(jù)高速存儲單元。

技術(shù)介紹

[0002]數(shù)據(jù)存儲對象包括數(shù)據(jù)流在加工過程中產(chǎn)生的臨時文件或加工過程中需要查找的信息，數(shù)據(jù)以某種格式記錄在計算機內(nèi)部或外部存儲介質(zhì)上；
[0003]現(xiàn)有技術(shù)中，機載的數(shù)據(jù)存儲單元需要存儲雷達信號等數(shù)據(jù)，機載數(shù)據(jù)系統(tǒng)是指運行在飛機上的由數(shù)據(jù)獲取、數(shù)據(jù)存儲、數(shù)據(jù)更新、數(shù)據(jù)流通和數(shù)據(jù)挖掘5部分組成的按照不同的層次分布式存儲而成的系統(tǒng)；
[0004]但是，現(xiàn)有的機載設(shè)備中尚缺乏TB級大容量數(shù)據(jù)高速存儲器件，數(shù)據(jù)存儲量過小，且數(shù)據(jù)傳輸?shù)乃俣容^慢，不滿足于現(xiàn)有的機載數(shù)據(jù)傳輸?shù)囊蟆?br/>
技術(shù)實現(xiàn)思路

[0005]本技術(shù)的目的在于提供一種機載大容量數(shù)據(jù)高速存儲單元，以解決上述
技術(shù)介紹
中提出的問題。
[0006]為實現(xiàn)上述目的，本技術(shù)提供如下技術(shù)方案：一種機載大容量數(shù)據(jù)高速存儲單元，包括：
[0007]FPGA，F(xiàn)PGA含1塊EEPROM，作為程序存儲器；
[0008]FLASH存儲芯片，F(xiàn)LASH存儲芯片采用NAND接口；引入模塊化思想，將8片F(xiàn)LASH存儲芯片當做一個存儲模塊，任何存儲操作都是面向這樣的存儲模塊來進行，在存儲數(shù)據(jù)時，串行的數(shù)據(jù)就可以變?yōu)?個bit一組的并行數(shù)據(jù)同時存入8個FLASH存儲芯片中，即1個儲存模塊中。
[0009]優(yōu)選的，所述FPGA具有兩塊，F(xiàn)PGA與VPX總線直接連接，采用NAND接口的FLASH存儲芯片具有64塊。/>[0010]優(yōu)選的，所述FPGA是本存儲單元的控制器，型號為EP4SGX530F1932，對VPX高速總線發(fā)來的數(shù)據(jù)進行緩沖和存儲控制，2塊FPGA采用主從控制協(xié)議，通過乒乓機制輪流對空Flash進行數(shù)據(jù)寫入。
[0011]優(yōu)選的，所述FLASH存儲芯片基于MLC架構(gòu)，型號為MT29F512G08CUCABH3
?
12ITZ:A，每塊芯片存儲容量為512GB，在FPGA的控制下對數(shù)據(jù)進行存儲，64塊FLASH存儲芯片分為8組，每組8片。
[0012]優(yōu)選的，所述存儲模塊操作時，對存儲模塊內(nèi)的8片存儲芯片同時寫入，寫入這16Kbyte的數(shù)據(jù)在理論上只需25us。
[0013]優(yōu)選的，所述存儲單元中采用的FLASH存儲芯片的數(shù)據(jù)IO(輸入輸出)位寬為16bit，8片F(xiàn)LASH存儲芯片組成的1個存儲模塊，1個存儲模塊的IO位寬為128bit，除了數(shù)據(jù)IO接口以外，本存儲單元采用的FLASH芯片還具有13位控制信號，包括R/B(準備好/忙)、CE(片選)、ALE(地址選通)、CLE(命令選通)、RE(讀使能)、WE(寫使能)，8片F(xiàn)LASH存儲芯片的R/
B信號連接在一起，通過一個電阻上拉至電源(保持高電平)，其他控制信號以1驅(qū)8的形式由FPGA提供，F(xiàn)PGA的128bit數(shù)據(jù)輸出由8片F(xiàn)LASH存儲芯片平均分擔，每塊FLASH存儲芯片按位分別承擔16bit的數(shù)據(jù)。
[0014]與現(xiàn)有技術(shù)相比，本技術(shù)的有益效果是：
[0015]本實用提出的存儲單元能夠?qū)崿F(xiàn)高速存儲的關(guān)鍵設(shè)計在于引入模塊化思想，將8片F(xiàn)LASH存儲芯片當做一個存儲模塊，任何存儲操作都是面向這樣的存儲模塊來進行，通過這樣的設(shè)計，在存儲數(shù)據(jù)時，串行的數(shù)據(jù)就可以變?yōu)?個bit一組的并行數(shù)據(jù)同時存入8個FLASH存儲芯片中，即1個儲存模塊中，大大提升了系統(tǒng)的操作速度；
[0016]以下以寫16Kbyte的數(shù)據(jù)進入一個由8片F(xiàn)LASH存儲芯片組成的存儲模塊為例：當只對1片F(xiàn)LASH存儲芯片操作時，典型的寫入時間為200us，但當對存儲模塊操作時，由于是對存儲模塊內(nèi)的8片存儲芯片同時寫入，因此理論上在相同的時間(200us)內(nèi)可以寫入的數(shù)據(jù)量為128Kbyte，也就是說寫入這16Kbyte的數(shù)據(jù)在理論上只需25us，系統(tǒng)的整體操作速度因為引入了并行操作的概念提高了8倍左右；
[0017]并行操作的實現(xiàn)依賴于FPGA與FLASH的接口設(shè)計，存儲單元中采用的FLASH存儲芯片的數(shù)據(jù)IO(輸入輸出)位寬為16bit，8片F(xiàn)LASH存儲芯片組成的1個存儲模塊，因此1個存儲模塊的IO位寬為128bit，除了數(shù)據(jù)IO接口以外，本存儲單元采用的FLASH芯片還具有13位控制信號，包括R/B(準備好/忙)、CE(片選)、ALE(地址選通)、CLE(命令選通)、RE(讀使能)、WE(寫使能)；
[0018]為了能夠?qū)崿F(xiàn)對8片F(xiàn)LASH存儲芯片的同時寫入，將1組內(nèi)8片F(xiàn)LASH存儲芯片的R/B信號連接在一起，通過一個電阻上拉至電源(保持高電平)，其他控制信號以1驅(qū)8的形式由FPGA提供，F(xiàn)PGA的128bit數(shù)據(jù)輸出由8片F(xiàn)LASH存儲芯片平均分擔，每塊FLASH存儲芯片按位分別承擔16bit的數(shù)據(jù)。
附圖說明
[0019]圖1為存儲單元結(jié)構(gòu)框圖；
[0020]圖2為FPGA與FLASH的接口設(shè)計示意圖。
具體實施方式
[0021]為了使本技術(shù)的目的、技術(shù)方案進行清楚、完整地描述，及優(yōu)點更加清楚明白，以下結(jié)合附圖對本技術(shù)實施例進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例是本技術(shù)一部分實施例，而不是全部的實施例，僅僅用以解釋本技術(shù)實施例，并不用于限定本技術(shù)實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本技術(shù)保護的范圍。
[0022]在本技術(shù)的描述中，需要說明的是，術(shù)語“中心”、“中”、“上”、“下”、“左”、“右”、“內(nèi)”、“外”、“頂”、“底”、“側(cè)”、“豎直”、“水平”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本技術(shù)和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本技術(shù)的限制。此外，術(shù)語“一”、“第一”、“第二”、“第三”、“第四”、“第五”、“第六”僅用于描述目的，而不能理解為指示或暗示相對重要性。
[0023]在本技術(shù)的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本技術(shù)中的具體含義。
[0024]出于簡明和說明的目的，實施例的原理主要通過參考例子來描述。在以下描述中，很多具體細節(jié)被提出用以提供對實施例的徹底理解。然而明顯的是，對于本領(lǐng)域普通技術(shù)人員，這些實施例在實踐中可以不限于這些具體細節(jié)。在一些實例中，沒有詳細地描述公知方法和結(jié)構(gòu)，以避免無必要地使這些實施例變得難以理解。另外，所有實施例可以互相結(jié)合使用。
[0025]請參閱圖1至圖2，本技術(shù)提供一種技術(shù)方案：一種機載大容量數(shù)據(jù)高速存儲本文檔來自技高網(wǎng)...

【技術(shù)保護點】

【技術(shù)特征摘要】
1.一種機載大容量數(shù)據(jù)高速存儲單元，其特征在于：所述機載大容量數(shù)據(jù)高速存儲單元包括：FPGA，F(xiàn)PGA含1塊EEPROM，作為程序存儲器；FLASH存儲芯片，F(xiàn)LASH存儲芯片采用NAND接口；引入模塊化思想，將8片F(xiàn)LASH存儲芯片當做一個存儲模塊，任何存儲操作都是面向這樣的存儲模塊來進行，在存儲數(shù)據(jù)時，串行的數(shù)據(jù)就可以變?yōu)?個bit一組的并行數(shù)據(jù)同時存入8個FLASH存儲芯片中，即1個儲存模塊中。2.根據(jù)權(quán)利要求1所述的一種機載大容量數(shù)據(jù)高速存儲單元，其特征在于：所述FPGA具有兩塊，F(xiàn)PGA與VPX總線直接連接，采用NAND接口的FLASH存儲芯片具有64塊。3.根據(jù)權(quán)利要求2所述的一種機載大容量數(shù)據(jù)高速存儲單元，其特征在于：所述FPGA是本存儲單元的控制器，型號為EP4SGX530F1932，對VPX高速總線發(fā)來的數(shù)據(jù)進行緩沖和存儲控制，2塊FPGA采用主從控制協(xié)議，通過乒乓機制輪流對空Flash進行數(shù)據(jù)寫入。4.根據(jù)權(quán)利要求3所述的一種機載大容量數(shù)據(jù)高速存儲單元，其特征在于：所述FLASH存儲芯片基于MLC架構(gòu)，型號...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：劉開元，陳鴻，李進杰，鄭修鵬，張娜，
申請(專利權(quán))人：中國人民解放軍海軍航空大學青島校區(qū)，
類型：新型
國別省市：