一種端口插入檢測電路制造技術

本發明專利技術公開了一種端口插入檢測電路，涉及檢測電路技術領域。為了解決現有技術中，由于端口與檢測引腳之間總是存在一條低阻抗通路，該低阻抗通路產生漏電流，使得終端功耗增加，終端待機時間縮短的問題而發明專利技術。本發明專利技術提供的一種端口插入檢測電路，該電路包括：電源、定時開關和低阻抗通路；所述電源與定時開關相連，用于為所述端口插入檢測電路提供檢測能量；所述定時開關連接在所述電源與所述低阻抗通路之間，用于控制所述電源定時為所述端口插入檢測電路提供檢測能量；所述低阻抗通路一端與所述定時開關相連，另一端與外設插入端口相連，用于傳輸端口插入檢測信號。

【技術實現步驟摘要】

本專利技術涉及檢測電路
，尤其涉及一種端口插入檢測技術。
技術介紹
目前，耳才幾，micro SD (Micro Secure Digtal memory Card,孩史型安全數碼存 儲卡)等端口檢測方法有很多種按檢測信號，可以分為數字檢測和模擬檢測 兩種；按檢測原理，可以分為機構檢測、電路檢測。其中，按照檢測原理分類 中電路檢測可以進一步包括高電平檢測，低電平檢測；按照檢測原理分類中 機構檢測可以進一步包括比較器檢測。在實現本專利技術的過程中，專利技術人發現現有技術中至少存在如下問題 在高電平檢測、低電平檢測或比較器檢測過程中，端口與檢測引腳之間總 是存在一條低阻抗通路，該低阻抗通路產生漏電流，使得終端的功耗大大增加， 縮短了終端的待機時間。
技術實現思路
本專利技術實施例提供了一種端口插入檢測電路，以實現降低終端功耗，增加 終端待機時間的目的。在實現本專利技術技術方案的過程中，本專利技術實施例提供了 一種端口插入檢測 電路，該電路包括電源、定時開關和低阻抗通路；所述電源與定時開關相連，用于為所述端口插入檢測電路提供檢測能量； 所述定時開關連接在所述電源與所述低阻抗通路之間，用于控制所述電源 定時為所述；所迷低阻抗通路一端與所述定時開關相連，另一端與外設插入端口相連， 用于傳輸端口插入檢測信號。本專利技術實施例提供的一種端口插入檢測電路，通過在所述電源與所述低阻 抗通路之間設置定時開關，使得電源按照定時開關的開閉，定時的為端口插入 檢測電路提供檢測能量，使得低阻抗通路所產生漏電流的功耗大大降低，從而 終端的待機功耗也相應降低，增加了終端的待機時間。 附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施 例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述 中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付 出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。圖1為本專利技術實施例提供的一種端口插入檢測電路圖2為本專利技術實施例提供的當所述的端口插入檢測采用高電平檢測時，一 種端口插入檢測電路圖3為本專利技術實施例提供的當所述的端口插入檢測釆用低電平檢測時，一 種端口插入檢測電路圖4為本專利技術實施例提供的當所述的端口插入檢測采用比較器檢測時，一 種端口插入檢測電路圖。 具體實施例方式下面結合附圖對本專利技術實施例提供的 一種端口插入檢測電路進行詳細描述。如圖l所示，為本專利技術實施例提供的一種端口插入檢測電路，該電路包括 電源、定時開關和低阻抗通路；所述電源與定時開關相連，用于為所述端口插入檢測電路提供檢測能量；所述定時開關連接在所述電源與所述低阻抗通路之間，用于控制所述電源 定時為所述端口插入檢測電路提供檢測能量；所述^f氐阻抗通路一端與所述定時開關相連，另 一端與外iS:插入端口相連， 用于傳輸端口插入檢測信號。需要注意的是，所述的定時開關可以通過CMOS ( Complementary Metal-Oxide-Semiconductor,互補的金屬氧化物半導體)開關來完成；該開關通 過占空比可配置的波形來控制開閉。所述的定時開關不僅限于所述的提到的 CMOS開關，還可以為其他任意可以完成定時開閉的開關。以下都以可控的CMOS開關為例，對本專利技術進行詳細的說明。如圖2所示，為本專利技術實施例提供的當所述的端口插入檢測采用高電平檢 測時，所述的低阻抗通路包括上拉電阻和下拉電阻；所述的上拉電阻一端與所述定時開關相連，另一端與所述外設插入端口中 的管腳2相連，用于限制所述低阻抗通路的電流；所述的下拉電阻一端與所述外設插入端口中的管腳1相連，另一端接地 GND,用于與所述上拉電阻共同限制所述低阻抗通路的電流。當外設插入，如圖2所示中的外設插入端口中的管腳1與管腳2由接觸狀 態變為斷開狀態，此時上拉電阻與下拉電阻斷開，使得下拉電阻在整個低通阻 抗通路中失效，插入端口檢測引腳輸出高電平；當外設拔出，如圖2所示中的 外設插入端口中的管腳1與管腳2由斷開狀態變為接觸狀態，插入端口檢測引 腳輸出低電平。這樣，BB (Baseband,基帶)芯片可以通過端口插入檢測電路 的插入端口檢測引腳輸出信號電平的變化來判斷端口是否有插入。需要注意的是，當所述的外設拔出端口，如圖2所示中的外設插入端口中的管腳1與管腳2由斷開狀態變為接觸狀態，此時低阻抗通路導通，產生漏電流。如果電源電壓為1.8V，上拉電阻為100K，下拉電阻為10K,則漏電流為1.8V/(100+10) K-16uA;如果電源電壓為2.5V則漏電流更大，使得終端功耗很大。由于本專利技術采用了定時開關，使得在外設拔出端口后，定時閉合開關，控 制端口插入檢測電路進行定時檢測。例如如果該定時開關采用由邏輯電路控制開關的CMOS進行閉合打開時，通過配置邏輯電路輸出占空比為1%的波形進 行控制CMOS開關，則漏電流為16uA的可以降低為16uA x 1 %=0.16uA。如圖3所示，為本專利技術實施例提供的當所述的端口插入檢測采用低電平檢 測時，所述的低阻抗通路包括限流電阻；所述限流電阻一端與所述定時開關相連，另一端與所述外設插入端口中的 管腳2相連，用于限制所述低阻抗通路的電流。當外設SD ( Secure Digtal memory Card,安全數碼存儲卡)卡插入，如圖3 所示管腳2與管腳3相連接地GND，此時插入端口檢測引腳輸出低電平；當外 設SD卡未插入，如圖3所示管腳2與管腳3斷開，此時插入端口檢測引腳由于 電源上拉輸出高電平。這樣，BB芯片可以通過端口插入檢測電路的插入端口檢 測引腳輸出信號電平的變化來判斷端口是否有插入。需要注意的是，當所述的外設插入端口且終端處于待機狀態時，如圖3所 示中的外設插入端口管腳2與管腳3相連接地GND,使得由限流電阻組成的低 阻抗通路導通，從而產生漏電流。如果電源電壓為1.8V，限流電阻為100K，則 漏電流為1.8V/100K=18uA;如果電源電壓為2.5V則漏電流更大，使得終端功 耗很大。由于本專利技術采用了定時開關，使得在外設插入端口后，定時閉合開關，控 制端口插入檢測電路進行定時檢測。例如如果該定時開關采用由邏輯電路控制開關的CMOS進行閉合打開時，通過配置邏輯電路輸出占空比為1%的波形進 行控制CMOS開關，則漏電流為18uA的可以降低為18uAx 1%=0.18uA。如圖4所示，為本專利技術實施例提供的當所述的端口插入檢測采用比較器檢測 時，所述的低阻抗通路由上拉電阻與插入外設的阻抗組成。當外設未插入，則端口檢測引腳置空，電源通過定時開關與上拉電阻將給 比較器輸入高電壓，即電壓>95%參考電壓；當外設插入，則端口檢測引腳將外 設阻抗與上拉電阻相連，導通一條低阻抗通路，使得比較器輸出10% ~95%之 間的參考電壓，由PMU ( Power Manager Unit,電源管理單元)內部寄存器記錄 所述比較器輸出的電壓；然后，PMU內部比較器產生的中斷，可以通過IRQ (InterruptRequest,中斷請求)上報給BB。這樣，BB芯片可以通過IRQ上報的 電壓來判斷外設插入端口是否有插入。需要注意的是，當所述的外設插入端口且終端處于待機狀態時，如圖4所示 中的外設插入端口管腳1與外設相連接地GND本文檔來自技高網...

【技術保護點】
一種端口插入檢測電路，其特征在于，包括：電源、定時開關和低阻抗通路；　所述電源與定時開關相連，用于為所述端口插入檢測電路提供檢測能量；　所述定時開關連接在所述電源與所述低阻抗通路之間，用于控制所述電源定時為所述端口插入檢測電路提 供檢測能量；　所述低阻抗通路一端與所述定時開關相連，另一端與外設插入端口相連，用于傳輸端口插入檢測信號。

【技術特征摘要】

【專利技術屬性】
技術研發人員：焦民，郝艷仲，陽向前，
申請(專利權)人：深圳華為通信技術有限公司，
類型：發明
國別省市：94[中國|深圳]