【技術實現步驟摘要】
本專利技術涉及通信，具體涉及一種25gbps全交換通用vpx模塊化高速背板。
技術介紹
1、針對復雜信號處理或者測控系統，通常由多個功能模塊組成系統。模塊間需要速率較低的控制信號（通常小于10mbps）和高速數據信號（通常大于10gbps）傳輸，通過具有多個槽位支持的背板實現。背板提供各模塊的供電以及槽位間信號互聯，是大型系統的核心單元。
2、vita65背板標準是為了標準化模塊間互聯設計而提出的，主要定義了兩種互聯架構：全網型結構和主從交換結構。雖然這些結構在一些通用應用中有效，但在高帶寬需求的系統中存在明顯的缺點。一方面vita65標準下的背板的全網型結構和主從交換結構都受到連接器接口數目的限制。特別是全網型結構，其槽位間的高速互連線通常只有4對，帶寬最高為40gbps；而在主從交換結構中，槽位間的數據交換需要經過中心交換板，交換板帶寬成為系統的瓶頸。以srio2.0x4為例，它的高速交換帶寬僅為20gbps，這對于一些需要大帶寬傳輸的系統可能無法提供足夠的交換能力，導致信號傳輸延遲和帶寬不足。這對于一些需要更高帶寬的復雜系統顯然無法滿足要求。另一方面由于每個項目都需要重新設計背板，特別是當項目間的需求差異較小但仍然需要定制時，定制背板需要專門的設計和驗證工作，難以通過標準化方法提高設計效率，這會導致重復的設計工作和浪費大量研發資源。
技術實現思路
1、本專利技術提供一種25gbps全交換通用vpx模塊化高速背板，解決現有通信背板技術中在保障高容量寬帶情況下難以實現
2、本專利技術通過下述技術方案實現：
3、一種25gbps全交換通用vpx模塊化高速背板，包括vpx高速背板、網絡交換模塊和給vpx高速背板供電的電源電路模塊，所述vpx高速背板包括：
4、vpx單板機單元：包括數量若干的vpx單板機單片，每個vpx單板機單片分別與pcle交換單元保持信號連接，其中兩個vpx單板機分別被設置為通信板片和存儲板片，其余vpx單板機被設置為外設板片，所述通信板片和存儲板片均與時鐘分配單元信號連接；
5、時鐘分配單元：包括時鐘發生器和電平轉換器，所述時鐘發生器和電平轉換器通過pcle交換單元接收來自通信板片單向傳輸的信號，且所述時鐘發生器和電平轉換器均將信號同時單向傳輸至pcle交換單元中的pex8796交換芯片和和存儲板片；
6、pcle交換單元：包括相互保持信號連接的pex8796交換芯片和fpga芯片，所述pex8796交換芯片分別與通信板片和存儲板片保持信號連接，所述fpga芯片與每個外設芯片分別保持信號連接，且fpga芯片的輸入端接入外部的秒脈沖pps時統信號。
7、現有通信背板技術中，一方面vita65標準下的背板的全網型結構和主從交換結構都受到連接器接口數目的限制。特別是全網型結構，其槽位間的高速互連線通常只有4對，帶寬最高為40gbps；而在主從交換結構中，槽位間的數據交換需要經過中心交換板，交換板帶寬成為系統的瓶頸。以srio2.0x4為例，它的高速交換帶寬僅為20gbps，這對于一些需要大帶寬傳輸的系統可能無法提供足夠的交換能力，導致信號傳輸延遲和帶寬不足。這對于一些需要更高帶寬的復雜系統顯然無法滿足要求。另一方面由于每個項目都需要重新設計背板，特別是當項目間的需求差異較小但仍然需要定制時，定制背板需要專門的設計和驗證工作，難以通過標準化方法提高設計效率，這會導致重復的設計工作和浪費大量研發資源。基于此，本專利技術提供一種25gbps全交換通用vpx模塊化高速背板，解決現有通信背板技術中在保障高容量寬帶情況下難以實現背板快速通用和高速交互的問題。
8、進一步地，所述vpx高速背板還包括晶振模塊和時鐘模塊；所述晶振模塊包括頻率為156.25mhz的晶振元件，所述時鐘模塊包括時鐘緩沖器，所述時鐘緩沖器的四個時鐘輸出端口通過lvds差分信號將時鐘信號傳輸至通信板片。
9、進一步地，所述晶振模塊還包括頻率為100mhz的低相噪溫補晶振元件，所述時鐘模塊還包括時鐘選擇器，所述時鐘選擇器在數量至少為兩個的時鐘源中選擇一個用以對lvds信號進行輔助時鐘同步。
10、進一步地，所述pcle交換單元還包括兩個擴展控制io模塊，所述兩個擴展控制io模塊與所述fpga芯片均保持雙向通信連接；每個所述擴展控制io模塊jl23-16zib芯片，所述jl23-16zib芯片使用12v電壓；每兩個所述jl23-16zib芯片組成一組io芯片組，所述io芯片組的數量與的vpx單板機單片的數量相同。
11、進一步地，所述fpga芯片還從外部接入有串行通信電路，所述串行通信電路用于給fpga芯片提供時統接收端口；所述串行通信電路包括rs422電路和rs232電路；所述rs422電路基于max3490收發器芯片構建，所述rs232電路基于max3232eue收發器芯片構建。
12、進一步地，所述網絡交換模塊包括88e6350r交換機芯片，所述88e6350r交換機芯片通過baset接口與通信板片和每個外設板片均保持單個獨立的以太網信號連接。
13、進一步地，所述網絡交換模塊還包括ksz9031物理層芯片，所述ksz9031物理層芯片通過rgmii接口與88e6350r交換機芯片的rgmii接口連接，且ksz9031物理層芯片的baset接口連接設有背板rj45插座。
14、進一步地，所述時鐘發生器選用9db433aglft發生器芯片，所述電平轉換器選用74avc9112dch轉換器芯片。
15、進一步地，所述pex8796交換芯片和fpga芯片之間的信號連接采取16位pcle3.0總線；所述pex8796交換芯片與通信板片之間、pex8796交換芯片與存儲板片之間的信號連接均采取16位pcle3.0總線；所述fpga芯片與每個外設芯片之間的信號連接均采取8位lvds總線。
16、進一步地，所述pcle交換單元還包括vu9p_pcle芯片，時鐘發生器在接收到通信板片的信號后還將信號傳輸至所述vu9p_pcle芯片。
17、本專利技術與現有技術相比，采用了標準化的設計方法和模塊化的系統架構，并采用了vpx單板、pex8796交換芯片與fpga芯片的組合，能夠支持大帶寬數據的高速交換，使得系統可以根據實際需求進行定制和擴展，而無需重新設計整個背板，用戶可以通過快速更換或定制各個模塊來適應不同的功能需求，具有提供高帶寬交換能力和高靈活性設計的優點和能夠同時兼顧高效數據交換機制與高度可擴展性的有益效果。
本文檔來自技高網...【技術保護點】
1.一種25Gbps全交換通用VPX模塊化高速背板，包括VPX高速背板、網絡交換模塊和給VPX高速背板供電的電源電路模塊，其特征在于，所述VPX高速背板包括：
2.根據權利要求1所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述VPX高速背板還包括晶振模塊和時鐘模塊；所述晶振模塊包括頻率為156.25MHz的晶振元件，所述時鐘模塊包括時鐘緩沖器，所述時鐘緩沖器的四個時鐘輸出端口通過LVDS差分信號將時鐘信號傳輸至通信板片。
3.根據權利要求2所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述晶振模塊還包括頻率為100MHz的低相噪溫補晶振元件，所述時鐘模塊還包括時鐘選擇器，所述時鐘選擇器在數量至少為兩個的時鐘源中選擇一個用以對LVDS信號進行輔助時鐘同步。
4.根據權利要求1所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述PCle交換單元還包括兩個擴展控制IO模塊，所述兩個擴展控制IO模塊與所述FPGA芯片均保持雙向通信連接；每個所述擴展控制IO模塊JL23-16ZIB芯片，所述JL
5.根據權利要求1所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述FPGA芯片還從外部接入有串行通信電路，所述串行通信電路用于給FPGA芯片提供時統接收端口；所述串行通信電路包括RS422電路和RS232電路；所述RS422電路基于MAX3490收發器芯片構建，所述RS232電路基于MAX3232EUE收發器芯片構建。
6.根據權利要求1所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述網絡交換模塊包括88E6350R交換機芯片，所述88E6350R交換機芯片通過BaseT接口與通信板片和每個外設板片均保持單個獨立的以太網信號連接。
7.根據權利要求6所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述網絡交換模塊還包括KSZ9031物理層芯片，所述KSZ9031物理層芯片通過RGMII接口與88E6350R交換機芯片的RGMII接口連接，且KSZ9031物理層芯片的BaseT接口連接設有背板RJ45插座。
8.根據權利要求1所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述時鐘發生器選用9DB433AGLFT發生器芯片，所述電平轉換器選用74AVC9112DCH轉換器芯片。
9.根據權利要求1所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述PEX8796交換芯片和FPGA芯片之間的信號連接采取16位PCle3.0總線；所述PEX8796交換芯片與通信板片之間、PEX8796交換芯片與存儲板片之間的信號連接均采取16位PCle3.0總線；所述FPGA芯片與每個外設芯片之間的信號連接均采取8位LVDS總線。
10.根據權利要求1-9任意一種所述的一種25Gbps全交換通用VPX模塊化高速背板，其特征在于，所述PCle交換單元還包括VU9P_PCle芯片，時鐘發生器在接收到通信板片的信號后還將信號傳輸至所述VU9P_PCle芯片。
...【技術特征摘要】
1.一種25gbps全交換通用vpx模塊化高速背板，包括vpx高速背板、網絡交換模塊和給vpx高速背板供電的電源電路模塊，其特征在于，所述vpx高速背板包括：
2.根據權利要求1所述的一種25gbps全交換通用vpx模塊化高速背板，其特征在于，所述vpx高速背板還包括晶振模塊和時鐘模塊；所述晶振模塊包括頻率為156.25mhz的晶振元件，所述時鐘模塊包括時鐘緩沖器，所述時鐘緩沖器的四個時鐘輸出端口通過lvds差分信號將時鐘信號傳輸至通信板片。
3.根據權利要求2所述的一種25gbps全交換通用vpx模塊化高速背板，其特征在于，所述晶振模塊還包括頻率為100mhz的低相噪溫補晶振元件，所述時鐘模塊還包括時鐘選擇器，所述時鐘選擇器在數量至少為兩個的時鐘源中選擇一個用以對lvds信號進行輔助時鐘同步。
4.根據權利要求1所述的一種25gbps全交換通用vpx模塊化高速背板，其特征在于，所述pcle交換單元還包括兩個擴展控制io模塊，所述兩個擴展控制io模塊與所述fpga芯片均保持雙向通信連接；每個所述擴展控制io模塊jl23-16zib芯片，所述jl23-16zib芯片使用12v電壓；每兩個所述jl23-16zib芯片組成一組io芯片組，所述io芯片組的數量與的vpx單板機單片的數量相同。
5.根據權利要求1所述的一種25gbps全交換通用vpx模塊化高速背板，其特征在于，所述fpga芯片還從外部接入有串行通信電路，所述串行通信電路用于給fpga芯片提供時統接收端口；所述串行通信電路包括rs422電路和rs232電路；所述rs422電路基于max3490收發器芯片構建...
【專利技術屬性】
技術研發人員：鄒小波，成強，陳蘭，閆力，
申請(專利權)人：成都中微達信科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。