【技術實現步驟摘要】
本專利技術涉及芯片，尤其涉及一種芯片時鐘同步系統及電子設備。
技術介紹
1、高級駕駛輔助系統(advanced?driving?assistance?system，adas)利用設置在車輛上的各種類型的子系統(如激光雷達、毫米波雷達、攝像頭、衛星定位裝置等)，在車輛行駛過程中實時采集周圍環境數據，進行動態、靜態物體的辨識、偵測與追蹤，并結合導航地圖數據進行系統地運算與分析，從而預先讓駕駛員能夠在最短的時間內察覺可能會發生的危險，以提高行駛安全性。
2、不同類型的子系統在采集到相應的數據信息后，會記錄采集時刻的時間戳信息，然后由處理單元根據時間戳信息進行整合以還原車輛的周圍環境數據。因此，各子系統之間保持時間上的高度一致，是進行多子系統數據融合的必要條件。
3、現有技術中，芯片內部不同子系統的時間同步的精度較低。
技術實現思路
1、本專利技術的目的至少在于提供一種芯片時鐘同步系統，芯片內部的不同子系統分別與片內時鐘子系統進行系統時間的同步，減少實現時間同步所需的外設個數，且能夠提高不同子系統的時間同步的精度。
2、第一方面，本專利技術提供了一種芯片時鐘同步系統，包括：片內時鐘子系統、全局時基計數子系統，適于對芯片內的多個子系統進行時鐘同步，所述多個子系統包括如下至少一種：第一類子系統，其他類子系統；其中：所述片內時鐘子系統，適于發送秒脈沖pps信號至所述全局時基計數子系統，并將所述pps信號的起始時間輸出至所述多個子系統；所述全局時基計數子系統，適
3、通過片內時鐘子系統輸出pps信號，芯片內的各子系統基于pps信號作為同步觸發源。通過全局時基計數子系統，將pps信號轉發至第一類子系統。第一子系統基于pps信號的起始時間以及接收到pps信號時的第一本地時間，對自身的系統時間進行同步修正。或者，通過全局時基計數子系統提供第一時間以及第二時間，使得其他子系統對自身的系統時間進行同步修正。由此，不同的子系統分別與片內時鐘子系統進行系統時間的同步，可以提高芯片內部的時鐘同步的精確度和靈活度。
4、可選的，所述全局時基計數子系統，包括如下至少一種：選通器模塊，本地鎖存模塊，全局時基計數模塊，其中：所述選通器模塊，適于接收所述pps信號，并將所述pps信號轉發送至所述第一類子系統；所述本地鎖存模塊，適于鎖存第一計數值，所述第一計數值表征所述第一時間；所述第一計數值為：所述全局時基計數子系統接收到所述pps信號時，所述全局時基計數模塊的計數值；所述全局時基計數模塊，適于基于預設的頻率進行計數。
5、可選的，所述第一類子系統包括：秒脈沖接收模塊、第一核間通信模塊以及第一時間修正模塊，其中：所述秒脈沖接收模塊，適于接收所述片內時鐘子系統發送的秒脈沖pps信號，并鎖存接收到所述pps信號時的第一本地時間；所述第一核間通信模塊，與所述片內時鐘子系統耦接，適于接收所述片內時鐘子系統發送的第一通知信息，所述第一通知信息包括所述起始時間；所述第一時間修正模塊，適于通過第一時間修正量對所述自身的系統時間進行同步修正；所述第一時間修正量關聯于所述第一本地時間、所述起始時間。
6、可選的，所述第一時間修正量還關聯于第一誤差；所述第一誤差包括：第一pps信號傳輸時延以及第一pps信號接收時延；其中，所述第一pps信號傳輸時延為：所述pps信號從所述片內時鐘子系統傳輸至所述第一類子系統的傳輸時間；所述第一pps信號接收時延為：從所述秒脈沖接收模塊接收到所述pps信號到所述秒脈沖接收模塊捕獲到所述第一本地時間所需的時間。
7、可選的，所述第一時間修正模塊，適于在所述第一時間修正量大于預設的時間閾值時，采用所述第一時間修正量對自身的系統時間進行修正；和/或，在所述第一時間修正量不大于所述時間閾值時，采用固定時長步進對所述第一類子系統的系統時間進行逐次逼近修正。
8、可選的，所述其他類系統包括第二類子系統；所述第二類子系統包括：第二核間通信模塊、本地時基計數模塊以及第二時間修正模塊，其中：所述第二核間通信模塊，與所述片內時鐘子系統耦接，適于接收所述片內時鐘子系統發送的第二通知信息，所述第二通知信息包括所述起始時間以及所述第一時間；所述本地時基計數模塊，與所述全局時基計數模塊耦接，所述本地時基計數模塊的計數值與所述全局時基計數模塊的計數值相等；所述第二時間修正模塊，適于通過第二時間修正量對自身的系統時間進行同步修正；所述第二時間修正量關聯于所述起始時間、所述第一時間以及所述第二時間；所述第二時間由所述本地時基計數模塊的第二計數值表征，所述第二計數值為：執行同步修正系統時間時所述本地時基計數模塊的計數值。
9、可選的，所述第二時間修正量還關聯于第二誤差；所述第二誤差包括：第二pps信號傳輸時延，第二pps信號接收時延以及第一讀取時延，其中：所述第二pps信號傳輸時延為：所述pps信號從所述片內時鐘子系統傳輸至所述全局時基計數模塊的傳輸時間；所述第二pps信號接收時延為：從所述全局時基計數子系統接收到所述pps信號到鎖存所述第一時間所需的時間；所述第一讀取時延為：從所述本地時基計數模塊中讀取所述第二計數值所需的時間。
10、可選的，所述全局時基計數子系統，還包括：編碼模塊，適于對所述全局時基計數模塊輸出的計數值進行編碼，輸出編碼結果；所述第二類子系統，還包括：解碼模塊，適于對所述編碼結果進行解碼，以獲取所述全局時基計數模塊的計數值。
11、可選的，所述其他類子系統包括第三類子系統；所述第三類子系統包括：第三核間通信模塊、第四核間通信模塊以及第三時間修正模塊，其中：所述第三核間通信模塊，與所述片內時鐘子系統耦接，適于接收所述片內時鐘子系統發送的第二通知信息，所述第二通知信息包括所述起始時間以及所述第一時間；所述第四核間通信模塊，與所述全局時基計數模塊耦接；所述第三時間修正模塊，適于通過第三時間修正量對自身的系統時間進行同步修正；所述第三時間修正量關聯于所述起始時間、所述第一時間以及所述第二時間；所述第二時間由所述全局時基計數模塊的第三計數值確定；所述第三計數值為：執行同步修正系統時間時，通過所述第四核間通信模塊從所述全局時基計數模塊獲取到的計數值。
12、可選的，所述第三時間修正量還關聯于第三誤差；所述第三誤差包括：第二pps信號傳輸時延，第二pps信號接收時延以及第二讀取時延，其中：所述第二pps信號傳輸時延為：所述pps信號從所述片內時鐘本文檔來自技高網...
【技術保護點】
1.一種芯片時鐘同步系統，其特征在于，包括：片內時鐘子系統、全局時基計數子系統，適于對芯片內的多個子系統進行時鐘同步，所述多個子系統包括如下至少一種：第一類子系統，其他類子系統；其中：
2.如權利要求1所述的芯片時鐘同步系統，其特征在于，所述全局時基計數子系統，包括如下至少一種：選通器模塊，本地鎖存模塊，全局時基計數模塊，其中：
3.如權利要求1或2所述的芯片時鐘同步系統，其特征在于，所述第一類子系統包括：秒脈沖接收模塊、第一核間通信模塊以及第一時間修正模塊，其中：
4.如權利要求3所述的芯片時鐘同步系統，其特征在于，所述第一時間修正量還關聯于第一誤差；所述第一誤差包括：第一PPS信號傳輸時延以及第一PPS信號接收時延；其中，
5.如權利要求3或4所述的芯片時鐘同步系統，其特征在于，所述第一時間修正模塊，適于在所述第一時間修正量大于預設的時間閾值時，采用所述第一時間修正量對自身的系統時間進行修正；和/或，
6.如權利要求2所述的芯片時鐘同步系統，其特征在于，所述其他類系統包括第二類子系統；所述第二類子系統包括：第二核間通
7.如權利要求6所述的芯片時鐘同步系統，其特征在于，所述第二時間修正量還關聯于第二誤差；所述第二誤差包括：第二PPS信號傳輸時延，第二PPS信號接收時延以及第一讀取時延，其中：
8.如權利要求6所述的芯片時鐘同步系統，其特征在于，所述全局時基計數子系統，還包括：編碼模塊，適于對所述全局時基計數模塊輸出的計數值進行編碼，輸出編碼結果；
9.如權利要求2所述的芯片時鐘同步系統，其特征在于，所述其他類子系統包括第三類子系統；所述第三類子系統包括：第三核間通信模塊、第四核間通信模塊以及第三時間修正模塊，其中：
10.如權利要求9所述的芯片時鐘同步系統，其特征在于，所述第三時間修正量還關聯于第三誤差；所述第三誤差包括：第二PPS信號傳輸時延，第二PPS信號接收時延以及第二讀取時延，其中：
11.一種電子設備，其特征在于，包括如權利要求1～10任一項所述的芯片時鐘同步系統。
...【技術特征摘要】
1.一種芯片時鐘同步系統，其特征在于，包括：片內時鐘子系統、全局時基計數子系統，適于對芯片內的多個子系統進行時鐘同步，所述多個子系統包括如下至少一種：第一類子系統，其他類子系統；其中：
2.如權利要求1所述的芯片時鐘同步系統，其特征在于，所述全局時基計數子系統，包括如下至少一種：選通器模塊，本地鎖存模塊，全局時基計數模塊，其中：
3.如權利要求1或2所述的芯片時鐘同步系統，其特征在于，所述第一類子系統包括：秒脈沖接收模塊、第一核間通信模塊以及第一時間修正模塊，其中：
4.如權利要求3所述的芯片時鐘同步系統，其特征在于，所述第一時間修正量還關聯于第一誤差；所述第一誤差包括：第一pps信號傳輸時延以及第一pps信號接收時延；其中，
5.如權利要求3或4所述的芯片時鐘同步系統，其特征在于，所述第一時間修正模塊，適于在所述第一時間修正量大于預設的時間閾值時，采用所述第一時間修正量對自身的系統時間進行修正；和/或，
6.如權利要求2所述的芯片時鐘同步系統，其特征在于，所述其他類...
【專利技術屬性】
技術研發人員：陳其樊，張宏遠，胡子文，
申請(專利權)人：黑芝麻智能科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。