適于數字通信終端底層協議棧的數據采集與仿真系統技術方案

本實用新型專利技術涉及一種適于數字通信終端底層協議棧的數據采集與仿真系統。該系統包括DSP、數據采集系統和計算機仿真系統，數據采集系統包括FPGA和USB接口芯片以及與之對應的存儲器，計算機仿真系統包括計算機以及運行于計算機之上的數據接收程序模塊和系統仿真程序模塊，DSP分別通過地址總線、數據總線、片選、寫使能連接到FPGA上，FPGA的采集輸出端連接到USB接口芯片的數據輸入端，USB接口芯片通過USB總線連接到計算機上。采用數據采集系統直接與DSP高速數據總線相連的方式，能夠保證采集到的數據與底層協議棧輸入數據完全一致。由于數據總線讀寫速率極高，耗時極短，因而不會對底層協議棧運行造成影響。該系統適于對底層協議棧進行開發、調試，從而達到追蹤、再現問題，查找程序缺陷的目的。（*該技術在2020年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及數字通信終端的數據采集與處理系統，特別涉及一種適于數字通 信終端底層協議棧的數據采集與仿真系統。
技術介紹
隨著軟件無線電思想與技術的發展，現代數字通信系統中越來越多的使用通用數 字信號處理器(DSP)結合高速模/數(A/D)、數/模(D/A)轉換器來進行通信體系模型中物 理層(信號的調制、解調)和媒體接入層(信道編、解碼)的部分數據處理工作。近年來， 數字信號處理理論發展迅猛，數字信號處理器工作頻率及處理能力不斷提高，數字通信系 統中越來越多的工作能夠通過DSP來完成，因而DSP本身的程序結構也越來越復雜。由于 通信信號(尤其是無線通信)本身具有很強的實時性、隨機性特點，造成DSP的輸入數據缺 乏規律性，一閃即逝，從而導致相應的處理程序出現了問題不好復現，而且問題難于追蹤、 捕捉，這就給DSP的程序設計與調試帶來了較大困難。常見的嵌入式系統調試手段有JTAG仿真器調試、串口輸出、通用輸入輸出端口 (GPI0)輸出等幾種。JTAG仿真器可以連接硬件電路，通過JTAG協議直接訪問芯片內部寄存器，從而達 到在線仿真的目的，可以設置斷點調試程序。但是由于底層協議棧所處理的通信信號有很 強的實時性和隨機性，程序一旦出現異常，使用JTAG仿真器不具備實時調試能力，無法捕 捉連續的信息，無法分析異常的前因后果，因而這種方式不適于底層協議棧調試。串口輸出是嵌入式系統遠程調試最常用的一種方法，主要是因為串口是一種比較 常用的通信端口，協議簡單，大多數設備都支持，另外在計算機上處理串口數據也很容易。 調試時，在目標程序中添加一些調試信息從串口輸出，在計算機上通過接收到的串口數據 可以比較容易的分析目標程序的流程。但這種方法一個致命的弱點就是串口速率很低，最 高只能達到115200bit/s。而對于底層通信協議棧來說，從信道接收到的數據一般都有較高 的數據率，一般都達到幾Mbit/s甚至更高，如果需要跟蹤每個數據的處理流程，那么串口 速率顯然是不夠用的。GPI0是另一種比較常見的嵌入式程序調試方法，程序通過設置幾個GPI0引腳的 狀態，來表示某種流程或者結果，通過示波器來觀察GPI0的信號變化情況，從而得到程序 的運行狀態。由于GPI0變化速率很快，因而這種方式能夠跟蹤高速信號，但其弱點是GPI0 只能以電平的高低來表示兩種狀態，即使使用多個GPI0端口也只能表示有限的狀態。一些 算法的實現程序，調試時需要知道某一步計算結果的具體數值，這時候GPI0調試方式就無 能為力了。常見的數據采集系統一般通過A/D轉換器直接采集模擬信號。整個通信系統中有 多個數據采集切入點可選，可以對中頻信號直接采樣，也可以對基帶信號采樣，但這種采集 方式，采集系統需要直接連接到終端模擬信號通路上，很可能由于匹配等原因造成原信號 的失真，直接影響底層協議棧解調部分的正常運行。同時由于A/D轉換器本身的差異，也不能保證采集系統采集到的數據與DSP的輸入數據完全一致，那么就不能保證對底層協議棧 運行狀況再現時得到完全一致的數據流程。因而這種采集系統也不適合底層通信協議棧的調試。
技術實現思路
鑒于上述技術現狀，本技術的目的是采用高速的數據采集系統，來收集底層 協議棧的運行信息，之后根據收集到的信息，在計算機上進行分析，以再現當時底層協議棧 的運行狀況，方便查找問題。由此設計了適于數字通信終端底層協議棧的數據采集與仿真 系統。本技術為實現上述目的所采取的技術方案是一種適于數字通信終端底層協 議棧的數據采集與仿真系統，其特征在于包括數字信號處理器、數據采集系統和計算機仿 真系統，數據采集系統包括FPGA和USB接口芯片以及與之對應的FPGA程序存儲器和USB 接口芯片程序存儲器，計算機仿真系統包括計算機以及運行于計算機之上的數據接收程序 模塊和系統仿真程序模塊，所述的數字信號處理器分別通過地址總線、數據總線連接到數 據采集系統內的FPGA上，FPGA的采集輸出端連接到USB接口芯片的數據輸入端口及寫使 能上，USB接口芯片通過USB總線連接到計算機仿真系統的計算機上，計算機上運行的數據 接收程序模塊與系統仿真程序模塊連接。本技術所產生的有益效果是采用數據采集系統直接與數字信號處理器高速 數據總線相連的方式，數字信號處理器將自身的輸入數據以及其它相關運行狀態通過數據 總線發送至數據采集系統，能夠保證采集到的數據與底層協議棧輸入數據完全一致。由于 數據總線讀寫速率極高，耗時極短，因而不會對底層協議棧運行造成影響。該系統適合于對 底層協議棧進行開發、調試，從而能夠達到追蹤、再現問題，查找程序缺陷的目的。附圖說明圖1是本技術連接原理示意圖并作為摘要附圖；圖2是本技術工作程序流程圖；圖3是本技術的FPGA格式轉換時序圖；其中圖a是DSP EMIFS總線輸出時序圖；圖b是CY7C68013A GPIF輸入時序圖；圖4是本技術系統仿真程序流程圖；圖5是本技術數據接收程序模塊中的數據解析程序流程圖。具體實施方式以下結合附圖對本技術作進一步說明。為了滿足高速采集的需要，數據采集系統可以采用PCI總線、USB總線等方式與計 算機相連。采用PCI總線方式的采集卡應用比較廣泛，也有很多優勢。但是它需要將采集 卡安裝在計算機機箱內，受機箱內部復雜的電磁波干擾比較厲害，對于無線通信系統來說 很可能會影響其正常工作。另一方面，PCI板卡安裝和拆卸不方便，不利于對移動終端進行 現場數據采集。USB總線方式具有即插即用、連接簡便的特點，正好可以克服上述PCI總線 的缺點，只是傳輸速率略低，理論上能夠達到480Mbit/s，但這對于大多數應用來說已經足夠，因而USB總線是數據采集卡與計算機比較理想的接口。如圖1所示，本系統包括數字信號處理器(DSP)、數據采集系統和計算機仿真系 統，數據采集系統包括現場可編程門陣列(FPGA)和USB接口芯片以及與之對應的FPGA程 序存儲器和USB接口芯片程序存儲器，計算機仿真系統包括計算機以及運行于計算機之上 的數據接收程序模塊和系統仿真程序模塊，DSP分別通過地址總線、數據總線、片選、寫使能 連接到數據采集系統內的FPGA上，FPGA的采集輸出端連接到USB接口芯片的數據輸入端 口及寫使能上，USB接口芯片通過USB總線連接到計算機仿真系統的計算機上，計算機上運 行的數據接收程序模塊與系統仿真程序模塊連接。DSP輸出數據格式與USB接口芯片輸入數據格式不匹配，DSP輸出數據不能直接通 過USB接口芯片傳輸到計算機上，需要對其進行時序、邏輯轉換，因而采用FPGA作為中間接 口芯片，實現二者的數據匹配。DSP的地址總線與數據總線連接到數據采集系統中的FPGA上，選擇一組空閑的外 部總線地址空間作為采集輸出，將對應的片選(CS)與寫使能(WE)連接到數據采集系統上。 數據采集系統內部包含FPGA與USB接口芯片，以及與之對應的程序存儲器。系統上電時， FPGA及USB程序存儲器將內部存儲的程序上載到對應的芯片中。FPGA與目標終端的DSP 輸出總線相連，另一端與USB接口芯片的數據輸入端口相連。USB接口芯片通過USB總線連 接到計算機上，計算機仿真系統中的數據接收模塊通過USB總線接收數據，并本文檔來自技高網...

【技術保護點】
一種適于數字通信終端底層協議棧的數據采集與仿真系統，其特征在于：包括數字信號處理器、數據采集系統和計算機仿真系統，數據采集系統包括ＦＰＧＡ和ＵＳＢ接口芯片以及與之對應的ＦＰＧＡ程序存儲器和ＵＳＢ接口芯片程序存儲器，計算機仿真系統包括計算機以及運行于計算機之上的數據接收程序模塊和系統仿真程序模塊，所述的數字信號處理器分別通過地址總線、數據總線、片選、寫使能連接到數據采集系統內的ＦＰＧＡ上，ＦＰＧＡ的采集輸出端連接到ＵＳＢ接口芯片的數據輸入端口及寫使能上，ＵＳＢ接口芯片通過ＵＳＢ總線連接到計算機仿真系統的計算機上，計算機上運行的數據接收程序模塊與系統仿真程序模塊連接。

【技術特征摘要】

【專利技術屬性】
技術研發人員：黃建堯，肖文雄，王長嵩，吳華榮，侯運林，
申請(專利權)人：天津七一二通信廣播有限公司，
類型：實用新型
國別省市：12