半導體集成電路、包括該電路的開關電源以及包括該電源的控制系統技術方案

本發明專利技術提供一種半導體集成電路，其可以防止由寄生元件動作引起的不穩定動作。該半導體集成電路包括：構成電流鏡的一對晶體管（６３、６５），該電流鏡具有使輸入輸出為不同電流值的輸入輸出比特性；以及根據所述電流鏡的輸出電流生成基準電壓的輸出晶體管。該半導體集成電路的特征在于一對晶體管（６３、６５）中的所述電流值小的晶體管（６３）側的集電極區域（８５Ａ）的總面積與一對晶體管（６３、６５）中的所述電流值大的晶體管（６５）側的集電極區域（８２）和（８８）合起來的總面積彼此相等。

【技術實現步驟摘要】

本專利技術涉及半導體集成電路、包括該電路的開關電源以及包括該電源的控制系統，該半導體集成電路包括構成具有使輸入輸出為不同電流值的輸入輸出比特性的電流鏡的一對晶體管、以及根據所述電流鏡的輸出電流來輸出基準電壓的輸出晶體管。
技術介紹
圖1是作為開關電源的一個例子的降壓開關調節器100的結構圖。降壓開關調節器100是DC-DC變換器，將由連接到一對電源輸入端子2、3上的外部電源1提供的輸入電壓VB降壓，將從輸出端子10輸出的輸出電壓VOUT調節為預定目標電壓。降壓開關調節器 100包括平滑輸入電壓VB的輸入電容器4 ；形成高側(High side)的驅動晶體管M和低側(Low side)的驅動晶體管25的半導體集成電路20 ；—端連接到驅動晶體管M和驅動晶體管25的接點上、另一端連接到輸出端子10上的電感器6 ；以及被提供電感器6中積累的能量，平滑輸出電壓VOUT的輸出電容器9。作為驅動晶體管M等的半導體開關元件的具體例子，例如有MOSFET、雙極性晶體管。如公知那樣，半導體集成電路20的PWM驅動電路23根據從振蕩器22輸出的周期信號和從誤差放大器26輸出的誤差放大信號，以同步整流的方式對用于驅動電感器6的驅動晶體管對、25進行PWM驅動，從而從輸出端子10輸出把以接地端子四為基準、從電源端子27提供的輸入電壓VB降壓調整為預定的目標電壓后的輸出電壓V0UT。誤差放大器沈放大基準電壓VREF與反饋電壓VFB的差。基準電壓VREF由基準電壓生成電路21基于輸入電壓VB生成，并且由連接到基準電壓端子28上的電容器5進行平滑。反饋電壓VFB是由電阻7、8將輸出電壓VOUT分壓之后由反饋端子31輸入的電壓。圖2是表示形成驅動晶體管25等的半導體集成電路20的結構的截面圖。在P型半導體襯底41的表面上形成η型井42。在η型井42內形成η+型源極區域44和η+型漏極區域47。在源極區域44和漏極區域47之間形成柵極氧化膜45。也就是，在圖2中示出的半導體集成電路20中，形成具有設置在源極區域44上的源電極、設置在漏極區域47上的漏電極53以及設置在柵極氧化膜45上的柵電極52的N溝道M0SFET。當該N溝道MOSFET是在圖1中所示的低側驅動晶體管25時，源極區域44連接到地，漏電極53連接到在圖1中所示的開關端子30。也就是，漏電極53相當于驅動晶體管 24和驅動晶體管25的接點。在這樣的結構的情況下，當高側驅動晶體管M關斷時，漏電極53的電位VDB如圖 3所示那樣瞬間降低到負電位。由此，形成為η+型漏極區域47構成發射極、P型半導體襯底41構成基極、以及與驅動晶體管M形成在同一半導體集成電路20的P型半導體襯底41 上的另一元件的η+區域49構成集電極的NPN型雙極性晶體管的寄生元件56，進行將電流從該另一元件的η+區域49導引到P型半導體襯底41側的動作。但是，由于通過寄生元件56的這樣的動作，使設置在η+區域49上的漏電極M的電位VDA也如圖3所示那樣地降低，所以有可能導致使用η+區域49的另一元件和包含該另一元件的另一電路誤動作。作為防止這樣的誤動作的手段，已知設置護圈(Gimrdring)以抑制寄生元件的動作的技術(例如參考專利文獻1)。專利文獻1日本特開2001-77682號公報專利文獻2日本特開平11-65690號公報專利文獻3日本特開2006-313438號公報
技術實現思路
因此得出，形成在半導體集成電路內部的寄生元件的動作是使在該半導體集成電路中形成的其它電路的動作不穩定的主要原因。例如，作為導致動作變得不穩定的電路例舉為基準電壓生成電路。圖4是基準電壓生成電路21Α的電路圖?；鶞孰妷荷呻娐?1Α是在圖1中所示的基準電壓生成電路21的一個例子，其電路結構例如已在專利文獻2、3中公開。基準電壓生成電路21Α包括構成具有使輸入輸出為不同電流值的輸入輸出比特性的電流鏡的一對晶體管(63、65)、以及根據該電流鏡的輸出電流生成基準電壓VREF的輸出晶體管67。在把該電流鏡構成為使晶體管65流動相對于晶體管63的集電極電流N倍的集電極電流的情況下，當在以晶體管63的集電極區域為集電極的寄生晶體管68中流動的電流為I時，在以晶體管65的集電極區域為集電極的寄生晶體管69中流動的電流為NX I。根據圖5說明其裝置結構。圖5是表示形成有構成電流鏡的一對晶體管(63、6幻的現有的半導體集成電路的結構的截面圖和頂視圖，該電流鏡具有使輸入輸出為不同電流值的輸入輸出比特性。圖5 表示構成為晶體管65中流動相對于晶體管63的集電極電流2倍(即N = 2)的集電極電流的情況。當由于連接到漏電極53上的晶體管(例如在圖1中示出的高側驅動晶體管的動作，使得漏電極53的電位VDB降低到負電位時，由于作為NPN型雙極性晶體管形成的寄生元件94動作而流動寄生通路電流。也就是，在晶體管63的η+型集電極區域85、P型半導體襯底81、η+型漏極區域47的路徑中，流動電流值I的寄生通路電流時，由于晶體管 65的集電極區域82和88合起來的總面積是晶體管63的集電極區域85的面積的2倍，所以在晶體管65的集電極區域82、88、P型半導體襯底81、漏極區域47的路徑中，流動電流值0X1)的寄生通路電流。因此，由于這樣的寄生通路電流流動，使得由晶體管63、65構成的電流鏡的動作電流失去平衡，所以由圖4所示的輸出晶體管67生成的基準電壓VREF偏離預定的目標值 (設計值)。這樣的基準電壓生成電路的不穩定動作可能會引起利用由基準電壓生成電路生成的基準電壓VREF的開關電源產生不穩定動作(例如輸出電壓VOUT產生偏差)，另外還可能會引起利用由該開關電源生成的輸出電壓VOUT的控制系統產生不穩定動作(例如檢測出輸出電壓VOUT異常)。因此，本專利技術的目的是提供可以防止由寄生元件動作引起的不穩定動作的、具有生成基準電壓的電路的半導體集成電路、包括該集成電路的開關電源以及包括該開關電源的控制系統。為了實現上述目的，本專利技術的半導體集成電路，包括構成電流鏡的一對晶體管， 該電流鏡具有使輸入輸出為不同電流值的輸入輸出比特性；以及根據所述電流鏡的輸出電流生成基準電壓的輸出晶體管，該半導體集成電路的特征在于，所述一對晶體管中的所述電流值小的第一晶體管側的集電極區域的總面積和所述一對晶體管中的所述電流值大的第二晶體管側的集電極區域的總面積彼此相等。此外，為了實現上述目的，本專利技術的開關電源，包括該半導體集成電路；由形成在所述半導體集成電路的半導體襯底上的驅動晶體管驅動的感應元件；以及被提供積累在所述感應元件中的能量的電容元件；所述驅動晶體管根據所述基準電壓和在所述電容元件中產生的輸出電壓的反饋電壓，驅動所述感應元件，從而使所述輸出電壓恒定。此外，為了實現上述目的，本專利技術的控制系統，包括該開關電源、以及具有用于檢測所述輸出電壓的異常的異常檢測部的控制裝置。根據本專利技術，可以防止由寄生元件動作引起的不穩定動作。附圖說明圖1是作為開關電源的一個例子的降壓開關調節器100的結構圖。圖2是表示形成驅動晶體管25等的半導體集成電路20的結構的截面圖。圖3是驅動晶體管M開關時的波形圖。圖4是基準電壓生成電路21A的電路圖。圖5是表示現有的半導體集成電路的結構的截面以及頂視圖；本文檔來自技高網...

【技術保護點】
１．一種半導體集成電路，其包括：構成電流鏡的一對晶體管，該電流鏡具有使輸入輸出為不同電流值的輸入輸出比特性；以及根據所述電流鏡的輸出電流生成基準電壓的輸出晶體管，該半導體集成電路的特征在于，所述一對晶體管中的所述電流值小的第一晶體管側的集電極區域的總面積與所述一對晶體管中的所述電流值大的第二晶體管側的集電極區域的總面積相等。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：三島健人，
申請(專利權)人：三美電機株式會社，
類型：發明
國別省市：JP