自舉電路制造技術(shù)

此處公開(kāi)的是被配置為采用相同的導(dǎo)電類型的第一、第二和第三晶體管的自舉電路，其中：當(dāng)?shù)谌w管進(jìn)入截止?fàn)顟B(tài)時(shí)，將第一晶體管的柵極與第三晶體管的源極和漏極區(qū)中的特定一個(gè)相互連接的節(jié)點(diǎn)部分進(jìn)入浮空狀態(tài)；第二晶體管的柵極連接至傳送兩個(gè)時(shí)鐘信號(hào)中的另外一個(gè)的時(shí)鐘供給線；以及在所述節(jié)點(diǎn)部分與第一電壓供給線之間提供電壓變化抑制電容器。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及應(yīng)用于移位寄存器電路和輸出緩沖器電路中的自舉電路。
技術(shù)介紹
移位寄存器電路廣泛地用作顯示器裝置和半導(dǎo)體存儲(chǔ)器裝置中的掃描電路或矩陣陣列驅(qū)動(dòng)電路。移位寄存器電路的輸出級(jí)通常使用推挽輸出電路。然而，如果僅通過(guò)利用相同導(dǎo)電類型的晶體管配置推挽輸出電路，那么不能充分保證推挽輸出電路的輸出電壓。例如，如果僅通過(guò)每一個(gè)均被創(chuàng)建為n溝道型晶體管的晶體管來(lái)配置推挽輸出電路，則隨著推挽輸出電路的輸出電壓上升，提供在推挽輸出電路高電平端上的晶體管的柵極和源極區(qū)之間的電勢(shì)差Vgs下降。對(duì)于Vgs〈Vth(其中，參考符號(hào)Vth表不晶體管的閾值電壓)，晶體管處于截止?fàn)顟B(tài)。因此，推挽輸出電路僅產(chǎn)生(Vgs-Vth)范圍的輸出電壓。為了解決該問(wèn)題，已經(jīng)提出了利用自舉操作的輸出電路。作為利用自舉操作的移位寄存器電路，用作本專利說(shuō)明書(shū)中的專利文檔I的日本專利特許號(hào)Hei 10-112645公開(kāi)了具有圖25的電路圖中所示的典型配置的晶體管電路。如圖25的電路圖中所示，該典型配置每級(jí)基本采用了三個(gè)晶體管。在圖25的電路圖中所示的典型配置的情況下，在該配置的每級(jí)采用了典型n溝道型的三個(gè)晶體管Tr1, Tr2和Tr3。以下說(shuō)明具有圖25的電路圖中所示的典型配置的移位寄存器電路。圖26A是示出在移位寄存器電路的第一級(jí)提供的自舉電路的典型配置的電路圖；而圖26B是示出與圖26A的電路圖中所示的自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。通過(guò)關(guān)注圖26A的電路圖中所示的移位寄存器電路的第一級(jí)，讀者將注意到第一晶體管Tr1和第二晶體管作2共同構(gòu)成推挽輸出電路的事實(shí)。第一晶體管Tr1的源極和漏極區(qū)中的特定一個(gè)與第二晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)通過(guò)第一級(jí)提供的自舉電路的輸出部分OUT1相互連接。晶體管具有兩個(gè)區(qū)，即源極和漏極區(qū)，其在本專利說(shuō)明書(shū)中分別稱為源極和漏極區(qū)中的特定一個(gè)以及源極和漏極區(qū)中的另外一個(gè)。相似地，在本專利說(shuō)明書(shū)中，具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)分別稱為時(shí)鐘信號(hào)的特定一個(gè)以及時(shí)鐘信號(hào)的另外一個(gè)。第一晶體管Tr1的源極和漏極區(qū)中的另外一個(gè)連接至?xí)r鐘供給線，該時(shí)鐘供給線傳送具有如圖26B的時(shí)序示意圖中所示的相互不同相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定一個(gè)。在圖26A的電路圖中所示的典型移位寄存器電路的第一級(jí)的情形下，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定一個(gè)是時(shí)鐘信號(hào)CK115第二晶體管Tr2的源極和漏極區(qū)中的另外一個(gè)連接至用于傳送通常被設(shè)置為OV低電平的第一電壓Vss的第一電壓供給線。第一晶體管Tr1的柵極和第三晶體管Tr3的源極和漏極區(qū)中的特定一個(gè)通過(guò)節(jié)點(diǎn)部分P1相互連接。第二晶體管Tr2和第三晶體管Tr3的柵極均連接至傳送兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另一個(gè)的時(shí)鐘供給線。由此，在圖26A的電路圖中所示的典型移位寄存器電路的第一級(jí)的情況下，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外一個(gè)是時(shí)鐘信號(hào)CK2。第三晶體管Tr3的源極和漏極區(qū)中的另外一個(gè)連接至傳送輸入信號(hào)IN1的信號(hào)供給線。注意，在第一晶體管Tr1的柵極與第一晶體管T r1的源極和漏極區(qū)中的特定一個(gè)之間，在第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的另外一個(gè)之間，或者在第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的特定一個(gè)之間以及在第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的另外一個(gè)之間，可以在一些情況下連接用作自舉電容器的電容器。在圖25或26A的電路圖中所示的典型移位寄存器電路的第一級(jí)的情況下，用作自舉電容器的電容器Ca連接在第一晶體管Tr1的柵極與第一晶體管Tr1的源極與漏極區(qū)的特定一個(gè)之間。典型地，自舉電容器Ca由中間夾入絕緣層的兩個(gè)導(dǎo)電層構(gòu)成。作為替代，自舉電容器Ca也可以是所謂的MOS (金屬氧化物半導(dǎo)體)電容器。通過(guò)參考圖26B的時(shí)序不意圖中所不的時(shí)序圖，以下說(shuō)明典型移位寄存器電路的第一級(jí)所執(zhí)行的操作。注意，具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2以及輸入信號(hào)IN1中的每一個(gè)的高電平是被典型地設(shè)置為5V的第二電壓Vdd。另一方面，這些信號(hào)的每一個(gè)的低電平是如上所述的被典型地設(shè)置為OV的上述第一電壓vss。在以下描述中，參考符號(hào)Vthi表示第i個(gè)晶體管的閾值電壓。例如，參考符號(hào)Vth3表示第三個(gè)晶體管Tr3的閾值電壓。時(shí)間段T1在時(shí)間段T1中，將輸入信號(hào)IN1和第一時(shí)鐘信號(hào)CK1的每一個(gè)均設(shè)置為低電平,而將第二時(shí)鐘信號(hào)CK2設(shè)置為高電平。設(shè)置為低電平的輸入信號(hào)IN1經(jīng)由處于導(dǎo)通狀態(tài)的第三晶體管Tr3提供至第一晶體管Tr1的柵極。因此，也將出現(xiàn)在第一晶體管Tr1的柵極與節(jié)點(diǎn)部分P1的電勢(shì)設(shè)置為低電平，使得第一晶體管Tr1進(jìn)入截止?fàn)顟B(tài)。另一方面，由于將第二時(shí)鐘信號(hào)CK2設(shè)置為高電平，因而第二晶體管Tr2進(jìn)入如第三晶體管Tr3 —樣的導(dǎo)通狀態(tài)。因此，通過(guò)進(jìn)入導(dǎo)通狀態(tài)的第二晶體管Tr2，輸出部分OUT1被下拉至作為處于低電平的電壓的第一電壓Vss。時(shí)間段T2在時(shí)間段T2中，將第一時(shí)鐘信號(hào)CK1設(shè)置為高電平，而將第二時(shí)鐘信號(hào)CK2設(shè)置為低電平。因?yàn)榈谌w管Tr3進(jìn)入截止?fàn)顟B(tài)，因此節(jié)點(diǎn)部分P1進(jìn)入保持在時(shí)間段T1期間已設(shè)置的電勢(shì)的浮空狀態(tài)。也就是說(shuō)，節(jié)點(diǎn)部分P1進(jìn)入維持已被設(shè)置為低電平的電勢(shì)的浮空狀態(tài)。因此，第一晶體管Tr1保持截止?fàn)顟B(tài)。另一方面，第二晶體管Tr2的狀態(tài)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。結(jié)果，輸出部分OUT1進(jìn)入連接至容性負(fù)載(其未在圖26A的電路圖中示出)的浮空狀態(tài)。也就是說(shuō)，輸出部分OUT1維持已經(jīng)在時(shí)間段T1期間設(shè)置為低電平的電勢(shì)。時(shí)間段T3在時(shí)間段T3中，將輸入信號(hào)IN1和第二時(shí)鐘信號(hào)CK2的每一個(gè)均設(shè)置為高電平,而將第一時(shí)鐘信號(hào)CK1S置為低電平。第三晶體管Tr3進(jìn)入導(dǎo)通狀態(tài)，使得將設(shè)置為高電平的輸入信號(hào)IN1提供給節(jié)點(diǎn)部分P:。因此，出現(xiàn)在節(jié)點(diǎn)部分P1的電勢(shì)上升。隨著出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)達(dá)到電勢(shì)(Vdd-Vth3),第三晶體管Tr3進(jìn)入截止?fàn)顟B(tài)，使得節(jié)點(diǎn)部分P1進(jìn)入保持電勢(shì)(Vdd-Vth3)的浮空狀態(tài)。第一晶體管Tr1和第二晶體管Tr2中的每一個(gè)均處于導(dǎo)通狀態(tài)。將設(shè)置為與第一電壓Vss相同的低電平的第一時(shí)鐘信號(hào)CK1提供給第一晶體管Tr1的源極和漏極區(qū)中的另外一個(gè)。第二晶體管Tr2的源極和漏極區(qū)中的另外一個(gè)也連接至傳送第一電壓Vss的第一電壓供給線。因此，第一電壓Vss出現(xiàn)在輸出部分OUT1上，使得將輸出部分OUT1S置為低電平。時(shí)間段T4在時(shí)間段!^中，將第一時(shí)鐘信號(hào)CK1設(shè)置為高電平,而將輸入信號(hào)IN1和第二時(shí)鐘信號(hào)CK2中的每一個(gè)均設(shè)置為低電平。由于將第二時(shí)鐘信號(hào)CK2設(shè)置為低電平，因此第二晶體管Tr2和第三晶體管Tr3中的每一個(gè)均處于截止?fàn)顟B(tài)。節(jié)點(diǎn)部分P1進(jìn)入浮空狀態(tài)，而第一晶體管Tr1進(jìn)入導(dǎo)通狀態(tài)。因此，第一晶體管Tr1將輸出部分OUT1連接至用于傳送被設(shè) 置為高電平的第一時(shí)鐘信號(hào)CK1的第一時(shí)鐘供給線，使得提高了出現(xiàn)在輸出部分OUT1上的電勢(shì)。同時(shí)，由于通過(guò)諸如第一晶體管Tr1的柵電容器之類的自舉電容器的自舉操作，出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)升高到至少等于第二電壓Vdd的電平。因此，將第二電壓Vdd作為輸出部分OUT1的高電平輸出。時(shí)間段T5在時(shí)間段T本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：甚田誠(chéng)一郎，
申請(qǐng)(專利權(quán))人：索尼株式會(huì)社，
類型：發(fā)明
國(guó)別省市：