描述了各種方法和裝置用于在耦合到互連的一個或更多個目標IP核與一個或更多個發起者IP核之間傳送事務。標簽邏輯可以位于互連內，諸如位于代理中并且被配置用于對來自同一線程的兩個或更多個事務指定不同的互連標簽標識號。標簽邏輯指定不同的互連標簽標識號，以允許來自同一線程的兩個或更多個事務同時在互連上針對兩個或更多個不同目標IP核未決，允許在互連上并行地處理來自同一線程的兩個或更多個事務，并且在返回到按照期望的執行順序重新排列的第一多線程發起者IP核的同時，潛在地不按發出順序提供服務。
【技術實現步驟摘要】
【國外來華專利技術】
本專利技術的實施例總體涉及用于在包括目標核和發起者核的多個知識產權核系統中的優化并發性的方法和裝置。
技術介紹
在集成電路中，可能存在用于容納電路系統的有限空間量。在增加給定時間段上處理的事務量與為允許在給定時間段上處理的更高事務量所需的緩沖以及邏輯所占用面積的增加之間出現折衷。
技術實現思路
描述了各種方法和裝置以用于在耦合到互連的一個或更多個目標IP核與一個或更多個發起者IP核之間傳送事務。標簽邏輯可以位于互連內，諸如位于代理中并且配置用于對來自第一多線程發起者IP核的同一線程的兩個或更多個事務指定不同的互連標簽標識號。標簽邏輯指定不同的互連標簽標識號，從而通過允許來自第一多線程發起者IP核的同一線程的兩個或更多個事務同時在互連上針對兩個或更多個不同的目標IP核未決，來改進整體系統性能。標簽邏輯進一步被配置用于允許在互連上并行地處理來自同一線程的兩個或更多個事務，并且在返回到按照期望的執行順序重新排列的第一多線程發起者IP核的同時，潛在地不按發出順序提供服務。這消除了任何對于每個發起者核的每個線程重新排序緩沖區的需要。可以使用互連標簽標識號來將對事務的響應與來自第一目標IP核的、產生觸發該響應的事務的線程相鏈接。附圖說明附圖參考本專利技術的實施例，其中圖I圖示了具有多個發起者知識產權(IP)核和多個目標IP核的片上系統的實施例的框圖，該多個發起者IP核和多個目標IP核在互連上傳送事務，諸如讀寫請求、突發請求以及對這些事務的響應。圖2圖示了用于互連上的事務的標簽邏輯。發起者IP核可以連接到互連并且通過發起者代理與互連對接。圖3圖示了具有多個發起者IP核和多個目標IP核的集成電路的實施例的框圖，其中標簽邏輯指定用于每個發起者IP核的每個線程的標簽數目，并且路由這些線程的事務的互連包含線程合并器單元和線程分離器單元。圖4圖示了交叉存儲結構的可能結構實施例的內容可尋址存儲器(CAM)部分，包含CAM和共享緩沖池，其允許互連在集成電路中利用最少量的區域和邏輯指定標簽。圖5圖示了交叉存儲結構的可能結構實施例的共享緩沖池部分，包含CAM和共享緩沖池。圖6圖示了用于將集成電路上的第一組件的標簽空間動態映射到集成電路的總線互連的標簽空間的邏輯。圖7圖示了被配置用于支持不同類型的標簽的標簽邏輯，包括緊湊標簽、部分緊 湊標簽、具有初始化ID的通過標簽和不具有初始化ID的通過標簽，以變更從交叉存儲結構向線程的指定內部互連標簽id號的分配和解除分配操作。圖8a和圖8b圖示了用于每個標簽空間類型的代理請求和響應路徑邏輯。圖9和圖10圖示了互連中允許在多通道聚合的目標IP核環境中實現標簽指定的標簽邏輯。圖11圖示了用于利用上面討論的針對互連和存儲器調度器的設計和概念生成諸如片上系統之類的設備的過程的示例實施例的流程圖。圖12a和圖12b圖示了在具有一個或更多個多通道目標IP核的系統中的互連內的線程折疊(thread collapsing)邏輯。盡管本專利技術具有各種修改和變更形式，但已經通過示例的方式在附圖中示出了其特定實施例并且這里將具體進行描述。應理解本專利技術并不限于公開的具體形式，而是相反地，旨在于覆蓋落入本專利技術精神和范圍內的所有修改、等同方案和備選方案。具體實施例方式在以下描述中，為了提供對本專利技術的透徹理解，闡述了大量具體細節，諸如特定數據信號、命名的組件、連接、聚合目標中的存儲器通道數目等的示例。然而，本領域普通技術人員將明白的是，可以在沒有這些特定細節的情況下實施本專利技術。在其它情形中，為了避免不必要地混淆本專利技術，沒有詳細地而只是在框圖中描述熟知的組件或方法。此外，可以進行特定數字引用，諸如第一目標。然而，特定數字引用不應解釋為字面次序，而應解釋為第一目標不同于第二目標。因此，闡述的特定細節僅是示例性的。在本專利技術的精神和范圍內，特定細節可以變化并且仍然涵蓋在本專利技術的精神和范圍內。一般而言，描述一種方法、裝置和系統，其總體涉及具有互連的集成電路，該互連具有位于互連內以向來自第一多線程發起者IP核的同一線程的兩個或更多個事務指定不同的互連標簽標識號的標簽邏輯。該標簽邏輯可以被配置用于支持當事務移動通過互連時一個標簽id空間到另一標簽id空間的動態映射，以允許在集成電路操作期間的內部互連標簽id編號的分配和解除分配。當包含所指定的內部互連標簽id號的標簽邏輯的發起者代理接收回來自給定目標IP核的響應時，由標簽邏輯釋放所指定的內部互連標簽id號以供再次使用，該響應對應于與I)給定線程ID以及2)由發起者代理發出的所指定的內部互連標簽id號相關聯的一系列事務中的最后未決事務。此外，來自發起者IP核的線程的事務可以被路由到多通道聚合存儲器目標IP核，其中事務業務量包括非通道分離請求和通道分離請求二者。多通道聚合存儲器目標IP核包括兩個或更多個存儲器通道，這些通道占據(populate)為該多通道聚合存儲器目標IP核所指定的地址空間。多通道聚合存儲器目標IP核對于一個或更多個發起者IP核表現為單個目標。標簽邏輯可以向第一事務指定第一互連標簽id號并且向第二事務指定第二互連標簽id號，該第一事務和第二事務來自給定發起者IP核的同一線程，并且被路由到多通道聚合存儲器目標IP核。接下來，標簽邏輯檢測來自該線程的第一事務的請求是否跨越多通道聚合存儲器目標IP核中的至少第一存儲器通道和第二存儲器通道。如果是，則標簽邏輯施加互鎖，從而在正確度方面，第一事務和第二事務的所有響應都按照所期望的執行順序跨互連被路由回到第一發起者IP核。本專利技術的大多數方面可以應用于大多數聯網環境，并且將使用諸如片上系統環境之類的示例性集成電路來揭示本專利技術的這些方面。 圖I圖示了具有多個發起者知識產權(IP)核和多個目標IP核的片上系統的實施例的框圖，該多個發起者IP核和多個目標IP核在互連上傳送事務，諸如讀寫請求、突發請求以及對這些事務的響應。每個發起者IP核(諸如CPU IP核102、片上安全IP核104、數字信號處理器(DSP) 106IP核、多媒體IP核108、圖形IP核110、流式輸入-輸出(I/O) IP核112、諸如利用在芯片外部的設備或組件等的無線發射和接收IP核之類的通信IP核114以及其它類似IP核)可以具有將該IP核對接到互連118的剩余部分的它自己的發起者代理116。每個目標IP核，諸如第一 DRAM IP核120至第四DRAM IP核126以及FLASH存儲器IP核128，可以具有將該IP核對接到互連118的剩余部分的它自己的目標代理130。每個DRAM IP核120-126可以具有相關聯的存儲器調度器132以及DRAM控制器134。IP核具有向系統提供該宏功能的自包含設計功能性。例如，發起者產權核中央處理單元102、多媒體核108、通信核114都具有被配置用于向互連提供該宏功能的邏輯和軟件。類似地，目標IP核動態隨機存取存儲器(DRAM) 126向系統提供該功能。互連118利用目標IP核120-128的指定地址以及潛在地系統中的發起者IP核102-114實現地址映射136以路由請求，并且潛在地在集成電路中的目標IP核120-128和發起者IP核102-114之間進行響應。大多數不同IP核在互連118上以及通過片上和片外的存儲器IP核120-1本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：D·N·杰雅西姆哈，L·H·佟，D·E·溫蓋爾德，
申請(專利權)人：索尼克斯公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。