在多處理器系統中，將包含圖像標頭和經分段數據圖像的可執行軟件圖像從第一處理器分散加載到第二處理器。所述圖像標頭含有將要被分散加載到所述第二處理器的存儲器中的數據圖像片段的目標位置。一旦已處理所述圖像標頭，就可將所述數據片段直接加載到所述第二處理器的所述存儲器中，而無來自所述第二處理器的進一步CPU介入。
【技術實現步驟摘要】
【國外來華專利技術】
以下描述大體上涉及多處理器系統，且更具體地說，涉及多處理器系統，其中主要處理器耦合到存儲所述系統中的一個或一個以上其它處理器(本文中稱為“次要”處理器)的可執行軟件圖像的非易失性存儲器，所述一個或一個以上其它處理器各自耦合到專用易失性存儲器，其中以經分段格式(例如，使用直接分散加載過程)將所述可執行軟件圖像高效地從主要處理器傳送到次要處理器。
技術介紹
處理器執行軟件代碼以執行操作。處理器可需要待執行以用于引導的某一軟件代碼，通常稱為引導代碼。在多處理器系統中，每一處理器可需要相應的引導代碼來用于引導。作為一實例，在包含應用處理器和調制解調器處理器的智能電話裝置中，處理器中的每一者可具有相應的弓I導代碼來用于引導。大量的并入有多個處理器(例如與單獨的調制解調器處理器芯片集成的獨立應用處理器芯片)的裝置(例如智能電話)上存在一個問題。快閃/非易失性存儲器組件可用于處理器中的每一者，因為每一處理器具有可執行圖像和文件系統的非易失性存儲器(例如，持久存儲裝置)。舉例來說，可將處理器的引導代碼存儲到處理器的相應非易失性存儲器(例如，快閃存儲器、只讀存儲器(ROM)等)，且在加電后，處理器即刻從其相應的非易失性存儲器加載引導代碼軟件以供執行。因此，在這種類型的架構中，不要求將可執行軟件(例如處理器的引導代碼)從系統中的另一處理器加載到所述處理器。然而，將專用非易失性存儲器添加到每一處理器會占用較多電路板空間，從而增加電路板大小。一些設計可使用隨機存取存儲器(RAM)與快閃存儲器的組合式芯片(其中RAM和快閃裝置堆疊為一個封裝以減小大小)以減小板大小。雖然多芯片封裝解決方案確實在某種程度上減小了所需的電路板占用面積，但所述方案可增加成本。在一些多處理器系統中，可能要求將軟件從一個處理器加載到另一處理器。舉例來說，假設多處理器系統中的第一處理器負責將用于所述系統中的一個或一個以上其它處理器的引導代碼存儲到其非易失性存儲器；其中在加電后，第一處理器的任務是將相應的引導代碼加載到其它處理器，這與此引導代碼駐存在其它處理器的非易失性存儲器中形成對比。在這種類型的系統中，將軟件(例如，引導圖像)從第一處理器下載到其它處理器(例如，下載到其它處理器的易失性存儲器)，且其后接收處理器用所下載的圖像來引導。通常，待加載的軟件圖像為二進制多片段式圖像。舉例來說，軟件圖像可包含標頭，接著是代碼的多個片段。當將軟件圖像從外部裝置(例如，從另一處理器)加載到目標裝置(例如，目標處理器)時，可存在中間步驟，其中將二進制多片段式圖像傳送到系統存儲器中，且接著稍后由弓I導加載程序傳送到目標位置中。在其中將軟件圖像從第一“主要”處理器加載到目標“次要”處理器上的系統中，執行此加載的一種方式是分配每一包被接收到其中的臨時緩沖器，且每一包將具有相關聯的包標頭信息以及有效負載。在此情況下，有效負載將為實際圖像數據。從臨時緩沖器，可在有效負載上進行一些處理，且接著有效負載將被拷貝到最終目的地。臨時緩沖器將為系統存儲器中的某一地方，例如內部隨機存取存儲器(RAM)或雙數據速率(DDR)存儲器中。 因此，在使用中間緩沖器的情況下，將正從主要處理器下載到次要處理器的數據拷貝到中間緩沖器中。以此方式，緩沖器用于從主要處理器接收圖像數據的部分，且圖像數據可從緩沖器擴散到次要處理器的存儲器(例如，易失性存儲器)中。主要處理器及其存儲用于次要處理器的引導圖像的非易失性存儲器可實施于與上面實施次要處理器的芯片不同的芯片上。因此，為了將數據從主要處理器的非易失性存儲器傳送到次要處理器(例如，傳送到次要處理器的易失性存儲器)，可使用基于包的通信，其中包標頭包含于傳送到次要處理器的每一包中。所述包存儲在中間緩沖器中，且接著需要將對所接收包的一些處理用于待存儲在需要去往的地方(例如，次要處理器的易失性存儲器內)的所述數據。
技術實現思路
本專利技術提供一種多處理器系統。所述系統包含次要處理器，所述次要處理器具有系統存儲器和用于接收可執行軟件圖像的至少一部分的硬件緩沖器。所述次要處理器包括用于將所述可執行軟件圖像從所述硬件緩沖器直接加載到所述系統存儲器的分散加載程序控制器。所述系統還包含主要處理器，其與存儲器耦合。所述存儲器存儲用于所述次要處理器的所述可執行軟件圖像。所述系統進一步包含接口，所述接口以通信方式耦合所述主要處理器和所述次要處理器，所述可執行軟件圖像由所述次要處理器經由所述接口接收。本專利技術還提供一種方法。所述方法包含在次要處理器處經由芯片間通信總線從主要處理器接收用于所述次要處理器的可執行軟件圖像的圖像標頭，所述可執行軟件圖像存儲在耦合到所述主要處理器的存儲器中。所述可執行軟件圖像包括所述圖像標頭和至少一個數據片段。所述方法還包含通過所述次要處理器處理所述圖像標頭，以確定所述次要處理器耦合到的系統存儲器內的至少一個位置以存儲所述至少一個數據片段。所述方法還包含在所述次要處理器處經由所述芯片間通信總線從所述主要處理器接收所述至少一個數據片段。更進一步，所述方法包含通過所述次要處理器將所述至少一個數據片段直接加載到所述系統存儲器內的所述所確定的至少一個位置。本專利技術提供一種設備。所述設備包含用于在次要處理器處經由芯片間通信總線從主要處理器接收用于所述次要處理器的可執行軟件圖像的圖像標頭的裝置，所述可執行軟件圖像存儲在耦合到所述主要處理器的存儲器中。所述可執行軟件圖像包括所述圖像標頭和至少一個數據片段。所述設備還包含用于通過所述次要處理器處理所述圖像標頭以確定所述次要處理器耦合到的系統存儲器內的至少一個位置以存儲所述至少一個數據片段的裝置。所述設備進一步包含用于在所述次要處理器處經由所述芯片間通信總線從所述主要處理器接收所述至少一個數據片段的裝置。更進一步，所述設備包含用于通過所述次要處理器將所述至少一個數據片段直接加載到所述系統存儲器內的所述所確定的至少一個位置的裝置。本專利技術提供一種多處理器系統。所述系統包含主要處理器，所述主要處理器與第一非易失性存儲器耦合。所述第一非易失性存儲器專門耦合到所述主要處理器，且存儲用于所述主要處理器的文件系統以及用于所述主要處理器和次要處理器的可執行圖像。所述系統還包含次要處理器，所述次要處理器與第二非易失性存儲器耦合。所述第二非易失性存儲器專門耦合到所述次要處理器，且存儲用于所述次要處理器的配置參數和文件系統。所述系統進一步包含接口，所述接口以通信方式耦合所述主要處理器和所述次要處理器，可執行軟件圖像由所述次要處理器經由所述接口接收。本專利技術提供一種多處理器系統。所述系統包含主要處理器，所述主要處理器與第 一非易失性存儲器耦合。所述第一非易失性存儲器專門耦合到所述主要處理器，且存儲用于所述主要和次要處理器的可執行圖像和文件系統。所述系統還包含次要處理器。所述系統進一步包含接口，所述接口以通信方式耦合所述主要處理器和所述次要處理器，可執行軟件圖像由所述次要處理器經由所述接口接收。本專利技術提供一種方法，所述方法包含從耦合到所述主要處理器的存儲器發送用于所述次要處理器的可執行軟件圖像，經由以通信方式耦合主要處理器與次要處理器的接口來發送所述可執行軟件圖像。所述方法還包含在所述次要處理器處接收所述可執行軟件圖像。所述方法進一步包含在所述次要處本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：尼丁·古譜塔，丹尼爾·H·金，伊戈爾·馬拉曼特，史蒂夫·黑尼辰，
申請(專利權)人：高通股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。