本發(fā)明專利技術(shù)公布了一種能抑制電源噪聲的低電壓壓控振蕩器，所述電源噪聲濾波器消耗的電壓裕量較小，對(duì)電源噪聲的抑制能力高，利于壓控振蕩器在低電壓下工作。本發(fā)明專利技術(shù)和現(xiàn)行以源極跟隨器為核心的電源噪聲濾波器相比，電源電壓能降低33%。本發(fā)明專利技術(shù)包括一個(gè)環(huán)路振蕩器和一個(gè)電源噪聲濾波器，輸入的控制電壓在調(diào)整環(huán)路振蕩器的振蕩頻率的同時(shí)，還通過(guò)電平轉(zhuǎn)換器的升壓作為電源噪聲濾波器的參考電壓。本發(fā)明專利技術(shù)可用于各種鎖相環(huán)系統(tǒng)中，特別是低電源電壓的鎖相環(huán)系統(tǒng)。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)屬于鎖相環(huán)技術(shù)中的壓控振蕩器領(lǐng)域，是一種能抑制電源噪聲的低電源電壓壓控振蕩器，能夠改善鎖相環(huán)的時(shí)鐘抖動(dòng)特性，適用于低功耗設(shè)計(jì)。
技術(shù)介紹
壓控振蕩器是鎖相環(huán)的重要組成部分，壓控震蕩器的輸出時(shí)鐘經(jīng)過(guò)分頻和鎖相環(huán)的輸入?yún)⒖紩r(shí)鐘比較，再經(jīng)過(guò)鑒相、濾波，實(shí)現(xiàn)時(shí)鐘相位鎖定、時(shí)鐘抖動(dòng)過(guò)濾、頻率綜合等鎖相環(huán)功能。壓控振蕩器的基本結(jié)構(gòu)是環(huán)形振蕩器，環(huán)形振蕩器的振蕩頻率由輸入的控制電壓決定，理想情況下壓控振蕩器的輸出時(shí)鐘的振蕩頻率和控制電壓成線性關(guān)系。壓控振蕩器產(chǎn)生的時(shí)鐘的邊沿出現(xiàn)在理想時(shí)間點(diǎn)的前后，這種邊沿位置的不確定經(jīng)過(guò)幾個(gè)時(shí)鐘周期的累加，反映到鎖相環(huán)輸出，會(huì)產(chǎn)生較大的時(shí)鐘抖動(dòng)。在數(shù)據(jù)通信領(lǐng)域，時(shí)鐘抖動(dòng)會(huì)使采樣時(shí)鐘和被采樣的數(shù)據(jù)相位偏移，特別是在高速數(shù)據(jù)通信中，由于每個(gè)數(shù)據(jù)的采樣時(shí)間窗口較短，時(shí)序上的偏差有可能使采樣時(shí)鐘的邊沿錯(cuò)過(guò)數(shù)據(jù)采樣窗口，產(chǎn)生誤碼，影響通信系統(tǒng)·的穩(wěn)定性。壓控振蕩器輸出的時(shí)鐘抖動(dòng)的主要來(lái)源是電源電壓的噪聲，這種噪聲引起組成環(huán)形振蕩器的各個(gè)延時(shí)單元延遲時(shí)間的不確定，導(dǎo)致振蕩頻率隨電源電壓而變化。開關(guān)電源產(chǎn)生的電壓紋波是壓控振蕩器工作電源上噪聲的主要來(lái)源之一；其次在芯片系統(tǒng)集成中，鎖相環(huán)通常和大規(guī)模數(shù)字電路集成在一個(gè)芯片上，大量數(shù)字電路在工作中由于寄存狀態(tài)的翻轉(zhuǎn)向電源線注入大量的噪聲。為減小壓控振蕩器產(chǎn)生的時(shí)鐘抖動(dòng)，現(xiàn)行的方法通常是在芯片輸入電源和環(huán)形振蕩器之間插入一個(gè)源極跟隨器，隔離來(lái)自電源的噪聲。但是源極跟隨器所消耗的電壓裕量會(huì)使得現(xiàn)行壓控振蕩器在低電源電壓下的實(shí)現(xiàn)變得困難，不利于低功耗設(shè)計(jì)；其次在采用先進(jìn)的深亞微米技術(shù)甚至納米技術(shù)工藝下，源極跟隨器的主要元件NMOS晶體管在飽和工作區(qū)的輸出電阻變小，對(duì)電源噪聲的隔離效果并不理想。本專利專利技術(shù)了一種高效隔離電源噪聲的新型濾波器結(jié)構(gòu)，該結(jié)構(gòu)消耗的電壓裕量較小，利于壓控振蕩器在低電源電壓下工作；本專利技術(shù)還克服了先進(jìn)工藝下器件特性變差的缺陷，較好地阻隔來(lái)自電源的噪聲。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)是一種能抑制電源噪聲的低電壓壓控振蕩器，包含一個(gè)環(huán)形振蕩器和一個(gè)電源噪聲濾波器。所述環(huán)形振蕩器的振蕩頻率由輸入的參考電壓控制，所述環(huán)形振蕩器的偏置電壓來(lái)自所述電源噪聲濾波器的輸出。由于所述電源噪聲濾波器對(duì)于電源噪聲的隔離作用，所述環(huán)形振蕩器的振蕩頻率不受電源噪聲的影響。所述環(huán)形振蕩器工作在負(fù)反饋模式，包含一串首尾相連的相同的延時(shí)單元，每個(gè)延時(shí)單兀有一對(duì)差分輸入端、一對(duì)差分輸出端、一個(gè)電壓控制端和一個(gè)電壓偏置端，延遲單元的個(gè)數(shù)由實(shí)際應(yīng)用所要求的振蕩頻率范圍決定。每級(jí)延時(shí)單元的差分輸入端和上級(jí)延時(shí)單元的差分輸出端連接，每級(jí)延時(shí)單元的差分輸出端和下級(jí)延時(shí)單元的差分輸入端連接，這樣首尾相連形成環(huán)形電路。所有延時(shí)單元的電壓控制端短接在一起，電壓控制端的電壓來(lái)自外部輸入信號(hào)，控制每個(gè)延時(shí)單元的延遲時(shí)間。電壓偏置端接所述電源噪聲濾波器的輸出端。所述延時(shí)單元電路結(jié)構(gòu)包括第一和第二 PMOS晶體管和第一至第四NMOS晶體管。所述第一和第二 PMOS晶體管的源極短接在一起，和所述電壓偏置端連接，第一和第二 PMOS晶體管的柵極分別作為延時(shí)單元的正相輸入端和反相輸入端，第一和第二 PMOS晶體管的漏極分別作為延時(shí)單元的反相輸出端和正相輸出端。第一和第二 NMOS晶體管的漏極分別接反相輸出端和正相輸出端，其柵極短接，并作為所述延時(shí)單元的電壓控制端，其源極均接地。第三和第四NMOS晶體管的漏極分別接反相輸出端和正相輸出端，其柵極分別接正相輸出端和反相輸出端，其源極分別接地。第三和第四NMOS晶體管構(gòu)成交叉耦合結(jié)構(gòu)，形成一個(gè)負(fù)電阻，與第一和第二 NMOS晶體管并聯(lián)。所述電源噪聲濾波器包含一個(gè)PMOS晶體管、一個(gè)運(yùn)算放大器和一個(gè)電平轉(zhuǎn)換器。 所述電平轉(zhuǎn)換器一端和所述電壓控制端相連，另一端和所述運(yùn)算放大器的反相輸入端連接，所述電平轉(zhuǎn)換器實(shí)現(xiàn)電平的變化，用來(lái)升高電壓控制端輸入的電壓。所述運(yùn)算放大器的輸出端接所述PMOS晶體管的柵極，正相輸入端和所述PMOS晶體管的漏極相連，所述PMOS晶體管的源極接電源電壓，所述PMOS晶體管的漏極作為所述電源噪聲濾波器的輸出。所述運(yùn)算放大器和PMOS晶體管構(gòu)成一個(gè)負(fù)反饋環(huán)路，使所述電源噪聲濾波器的輸出穩(wěn)定在電平轉(zhuǎn)換器的輸出電壓，實(shí)現(xiàn)抑制電源電壓的噪聲。附圖說(shuō)明圖I所示為現(xiàn)行壓控振蕩器結(jié)構(gòu)。圖2所示為一種現(xiàn)行延時(shí)單元電路結(jié)構(gòu)。圖3所示為本專利技術(shù)提出的能抑制電源噪聲的壓控振蕩器結(jié)構(gòu)。具體實(shí)施例方式圖I是現(xiàn)行使用的一種壓控振蕩器結(jié)構(gòu)，包括延時(shí)單元11至13、NMOS晶體管14和電平轉(zhuǎn)換器15。所述延時(shí)單元11至13首尾環(huán)形相連組成環(huán)形振蕩器，延時(shí)單元級(jí)數(shù)由實(shí)際要求的振蕩頻率范圍決定，延時(shí)單元的延遲時(shí)間由電壓控制端V。決定。NMOS晶體管14和電平轉(zhuǎn)換器15組成電源噪聲濾波器，NMOS晶體管14工作在飽和區(qū)，形成源極跟隨器，其源極電壓由參考電壓Vqi減去一個(gè)Ves決定，和電源電壓無(wú)關(guān)，有效地阻隔了電源上的噪聲電壓，所述源極電壓為所述環(huán)形振蕩器的偏置電壓\。電平轉(zhuǎn)換器15通過(guò)對(duì)\的升壓為NMOS晶體管14提供適當(dāng)?shù)膮⒖茧妷篤CH。圖2為所述環(huán)形振蕩器中延時(shí)單元的電路結(jié)構(gòu)，包括PMOS晶體管21和22、NMOS晶體管23至26。PMOS晶體管21和22的源極短接并由電壓偏置端Vk供電，PMOS晶體管的21和22的柵極連接差分輸入IP和IN、漏極分別和NMOS晶體管23和24的漏極相連。NMOS晶體管23和24的源極接地、柵極和電壓控制端V。短接在一起，NMOS晶體管23和24作為差分結(jié)構(gòu)的電阻負(fù)載，其漏極作為差分輸出OP和0N。所述延時(shí)單元的延遲時(shí)間與輸出端OP和ON的輸出電阻和在該節(jié)點(diǎn)的電容的乘積成正比，通過(guò)輸入電壓控制端V。改變NMOS晶體管23和24的電阻值，就能調(diào)節(jié)延時(shí)單元的延遲時(shí)間。NMOS晶體管25和26的源極接地，漏極和柵極交叉耦合連接，并和輸出端OP和ON連接，該結(jié)構(gòu)用于抑制共模信號(hào)，促使由延時(shí)單元組成的所述環(huán)形振蕩器工作在差分放大的模式。圖I所示壓控振蕩器工作時(shí)在所述延時(shí)單元的輸出端產(chǎn)生差分時(shí)鐘信號(hào)，當(dāng)所述延時(shí)單元的輸入端與輸出端IP、IN、OP、ON達(dá)到相同的電平時(shí)，Vk需要至少大于2Vgs才能保證晶體管21、22、25和26導(dǎo)通工作。NMOS晶體管14工作在飽和區(qū)，Vai必須大于VK+Ves，也即電源電壓必須大于3Ves才能保證圖I所示壓控振蕩器的正常直流偏置。在深亞微米和納米工藝條件下，電源電壓已低至IV或IV以下，上述正常直流偏置的要求已經(jīng)限制了所述壓控振蕩器結(jié)構(gòu)在低電源電壓下的應(yīng)用。其次，在先進(jìn)的深亞微米和納米工藝條件下，NMOS晶體管14的溝道長(zhǎng)度調(diào)制效應(yīng)非常顯著，電源電壓的變化會(huì)導(dǎo)致NMOS晶體管的電流的變化，對(duì)電源噪聲的抑制能力大大下降，時(shí)鐘抖動(dòng)增加。最后，NMOS晶體管14的襯底端接地，不和源極短接，來(lái)自襯底的電壓變化在源極和襯底間形成噪聲，改變晶體管14中的工作電流，引起時(shí)鐘抖動(dòng)的增加。圖3所示為本專利技術(shù)提出的能抑制電源噪聲的壓控振蕩器結(jié)構(gòu)，包括由延時(shí)單元組 成的環(huán)形振蕩器、電平轉(zhuǎn)換器15、運(yùn)算放大器31和PMOS晶體管32。電平轉(zhuǎn)換器15通過(guò)對(duì)輸入端V。的升壓輸出適當(dāng)?shù)钠秒娢籚qi，偏置電位Vai為運(yùn)算放大器31的參考電壓。本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
本專利技術(shù)是一種能抑制電源噪聲的低電壓壓控振蕩器，屬于鎖相環(huán)技術(shù)中的壓控振蕩器領(lǐng)域，該裝置能夠改善鎖相環(huán)的時(shí)鐘抖動(dòng)特性，適用于低功耗設(shè)計(jì)。
【技術(shù)特征摘要】
1.本發(fā)明是一種能抑制電源噪聲的低電壓壓控振蕩器，屬于鎖相環(huán)技術(shù)中的壓控振蕩器領(lǐng)域，該裝置能夠改善鎖相環(huán)的時(shí)鐘抖動(dòng)特性，適用于低功耗設(shè)計(jì)。2.根據(jù)權(quán)利要求書I所述的一種能抑制電源噪聲的低電壓壓控振蕩器包括至少一個(gè)環(huán)路振蕩器和一個(gè)電源噪聲濾波器。3.根據(jù)權(quán)利要求書2所述的環(huán)路振蕩器，其包含的延時(shí)單元級(jí)數(shù)由具體設(shè)計(jì)所需的振蕩頻率范圍決定，所述環(huán)形振蕩器的結(jié)構(gòu)既可以由差分放大延時(shí)單元構(gòu)成，也可以由單端信號(hào)延時(shí)單元組成；另外，所述環(huán)形振蕩器還可以由其他結(jié)構(gòu)的振蕩器替代，包括但不限于LC振蕩器等。4.根據(jù)權(quán)利要求書2所述的電源噪聲濾波器包含至少PMOS晶體管32和運(yùn)算放大器31，運(yùn)算放大器31的反相輸入端可以是一個(gè)獨(dú)立的參考電壓，其特點(diǎn)是運(yùn)算放大器31和PMOS晶體...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：蓋偉新，何金杰，
申請(qǐng)(專利權(quán))人：無(wú)錫芯騁微電子有限公司，
類型：發(fā)明
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。