一種多端口存儲(chǔ)器（10）根據(jù)一方法操作。數(shù)據(jù)通過(guò)第一電導(dǎo)（36）從第一端口（位線1）以第一模式寫入到存儲(chǔ)單元的儲(chǔ)存節(jié)點(diǎn)（24）。第一模式的特征在于電源電壓以第一電平應(yīng)用在電源節(jié)點(diǎn)（VDD）處。數(shù)據(jù)同時(shí)通過(guò)第一電導(dǎo)從第一端口和通過(guò)第二電導(dǎo)（40）從第二端口（位線0）以第二模式寫入到存儲(chǔ)單元的儲(chǔ)存節(jié)點(diǎn)。第二模式的特征在于電源電壓以與該第一電平不同的第二電平應(yīng)用在電源節(jié)點(diǎn)（VDD）處。
【技術(shù)實(shí)現(xiàn)步驟摘要】
【國(guó)外來(lái)華專利技術(shù)】
本專利技術(shù)總體上涉及半導(dǎo)體，更特別地，涉及半導(dǎo)體存儲(chǔ)器。
技術(shù)介紹
常規(guī)存儲(chǔ)器位單元需要小量電壓以可靠地寫數(shù)據(jù)到這些單元。半導(dǎo)體存儲(chǔ)器的發(fā)展趨勢(shì)是縮小存儲(chǔ)單元的尺寸以及降低與存儲(chǔ)器電路相關(guān)聯(lián)的電壓。隨著用于寫數(shù)據(jù)到存儲(chǔ)單元的寫或編程電壓減小，寫操作的可靠性受到危及。有人使用多個(gè)電源電壓，其中較高電壓用于改善寫入裕度(margin)或讀取裕度，較低電壓用于集成電路上的其他非存儲(chǔ)功能。然而，提供多個(gè)電源電壓的要求是不利的，因?yàn)樾枰~外的集成工作且由于額外的電源軌不能總是得到保證而可能不靈活。此外，可能需要額外的電壓調(diào)整器以提供較高值的寫入或編程電壓。因此，常規(guī)存儲(chǔ)器位單元經(jīng)常不適于與在先進(jìn)半導(dǎo)體中使用的所需低電源電壓一起可靠地操作。 附圖說(shuō)明本專利技術(shù)借助于例子得到示范且不限于附圖，附圖中相似的附圖標(biāo)記指示相似的元件。圖中的元件是為了簡(jiǎn)單和清楚而如此繪示，并且不一定是按比例繪制的。圖I是具有多個(gè)寫端口的半導(dǎo)體存儲(chǔ)器的第一形式的框圖，所述多個(gè)寫端口可以在使用的數(shù)量上發(fā)生變化；圖2是具有選擇性用作寫端口的讀端口的半導(dǎo)體存儲(chǔ)器的第二形式的框圖；圖3和圖4是時(shí)序圖，示出圖I的半導(dǎo)體存儲(chǔ)器的基于存儲(chǔ)器逐個(gè)周期的功能性和定時(shí)；以及圖5是具有多個(gè)寫端口的半導(dǎo)體存儲(chǔ)器的另一形式的框圖，所述多個(gè)寫端口也可以在使用的數(shù)量上發(fā)生變化。具體實(shí)施例方式這里公開一種多端口存儲(chǔ)器，其對(duì)于低電壓操作具有改善的寫入或編程裕度。在一種形式中，這里公開的多端口存儲(chǔ)器可以通過(guò)進(jìn)入低電壓模式而使用低于一伏特可靠地寫入。在一種形式中，在低電壓模式中存儲(chǔ)器的兩個(gè)或更多寫端口用于將數(shù)據(jù)位寫入到單個(gè)存儲(chǔ)單元中。圖I示出多端口存儲(chǔ)器10，大體上具有多個(gè)寫端口、多個(gè)讀端口和存儲(chǔ)器位單元12。存儲(chǔ)器位單元12具有P溝道晶體管14，其源極連接到用于接收標(biāo)有Vdd的電源電壓的端子。晶體管14的漏極在儲(chǔ)存節(jié)點(diǎn)22處連接到N溝道晶體管16的漏極。晶體管16的源極連接到接地基準(zhǔn)端子。P溝道晶體管18的源極連接到用于接收Vdd的端子。晶體管18的漏極在儲(chǔ)存節(jié)點(diǎn)24處連接到N溝道晶體管20的漏極。晶體管20的源極連接到接地基準(zhǔn)端子。晶體管14的柵極連接到晶體管16的柵極且連接到儲(chǔ)存節(jié)點(diǎn)24。晶體管18的柵極連接到晶體管20的柵極且連接到儲(chǔ)存節(jié)點(diǎn)22。兩個(gè)雙重寫入地址端口連接到標(biāo)為縮寫形式“MUX”的復(fù)用器。特別地，多位寫端口 I地址連接到復(fù)用器30的第一輸入。多位寫端口O地址連接到復(fù)用器30的第二輸入。復(fù)用器30的控制輸入連接到低電壓寫入啟動(dòng)信號(hào)。當(dāng)?shù)碗妷簩懭雴?dòng)信號(hào)未被斷言時(shí)，復(fù)用器30傳遞寫端口 I地址。當(dāng)?shù)碗妷簩懭雴?dòng)信號(hào)被斷言時(shí)，復(fù)用器30傳遞寫端口 O地址。復(fù)用器30的輸出連接到寫入字線解碼器32的第一輸入。多位寫端口 O地址還連接到寫入字線解碼器32的第二輸入。寫入字線解碼器32的第一輸出用作寫入字線I且連接到通道晶體管34的柵極和通道晶體管36的柵極。寫入字線解碼器32的第二輸出用作寫入字線O且連接到通道晶體管38的柵極和通道晶體管40的柵極。多端口存儲(chǔ)器10還具有用于接收將要寫入到存儲(chǔ)器位單元12的數(shù)據(jù)的雙重寫入數(shù)據(jù)端口。在所示形式中，詳示了端口 O及其互補(bǔ)端口和端口 I及其互補(bǔ)端口。復(fù)用器42的第一輸入連接到寫端口 I數(shù)據(jù)入口(data in)B輸入。這是端口 I的互補(bǔ)數(shù)據(jù)輸入。復(fù)用器42的第二輸入連接到寫端口 O數(shù)據(jù)入口 B輸入。這是端口 O的互補(bǔ)數(shù)據(jù)輸入。復(fù)用器42的控制輸入連接到低電壓寫入啟動(dòng)信號(hào)。當(dāng)?shù)碗妷簩懭雴?dòng)信號(hào)被斷言時(shí)，復(fù)用器42傳遞寫端口數(shù)據(jù)入口 B端口的信號(hào)。當(dāng)?shù)碗妷簩懭雴?dòng)信號(hào)未被斷言時(shí)，復(fù)用器42傳遞寫 端口 I數(shù)據(jù)入口 B端口的信號(hào)。復(fù)用器42的輸出連接到數(shù)據(jù)入口 B (互補(bǔ)輸入數(shù)據(jù))的端口 I驅(qū)動(dòng)器電路39的輸入。端口 I驅(qū)動(dòng)器電路39的輸出提供標(biāo)有寫入位線BI的寫入位線且連接到通道晶體管34的第一電流電極或源極。通道晶體管34的第二電流電極或漏極連接到存儲(chǔ)器位線12的儲(chǔ)存節(jié)點(diǎn)22。寫端口 O數(shù)據(jù)入口 B輸入還連接到數(shù)據(jù)入口 B的端口 O驅(qū)動(dòng)器電路41的輸入。端口 O驅(qū)動(dòng)器電路41的輸出提供標(biāo)有寫入位線BO的寫入位線且連接到通道晶體管38的第一電流電極或源極。通道晶體管38的第二電流電極或漏極連接到存儲(chǔ)器位單元12的儲(chǔ)存節(jié)點(diǎn)22。復(fù)用器44的第一輸入連接到寫端口 I數(shù)據(jù)入口輸入。這是用于端口 I的數(shù)據(jù)輸入。復(fù)用器44的第二輸入連接到寫端口 O數(shù)據(jù)入口輸入。這是端口 O的數(shù)據(jù)輸入。復(fù)用器44的控制輸入連接到低電壓寫入啟動(dòng)信號(hào)。當(dāng)?shù)碗妷簩懭雴?dòng)信號(hào)被斷言時(shí)，復(fù)用器44傳遞寫端口 O數(shù)據(jù)入口的信號(hào)。當(dāng)?shù)碗妷簩懭雴?dòng)信號(hào)未被斷言時(shí)，復(fù)用器44傳遞寫端口 I數(shù)據(jù)入口的信號(hào)。復(fù)用器44的輸出連接到數(shù)據(jù)入口的端口 I驅(qū)動(dòng)器電路45的輸入。端口 I驅(qū)動(dòng)器電路45的輸出提供標(biāo)有寫入位線I的寫入位線且連接到通道晶體管36的第一電流電極或源極。通道晶體管36的第二電流電極或漏極連接到存儲(chǔ)器位單元12的儲(chǔ)存節(jié)點(diǎn)24。寫端口 O數(shù)據(jù)入口輸入還連接到數(shù)據(jù)入口的端口O驅(qū)動(dòng)器電路43的輸入。端口 O驅(qū)動(dòng)器電路43的輸出提供標(biāo)有寫入位線O的寫入位線且連接到通道晶體管40的第一電流電極或源極。通道晶體管40的第二電流電極或漏極連接到存儲(chǔ)器位單元12的儲(chǔ)存節(jié)點(diǎn)24。在所示形式中，通道晶體管34、36、38和40是N溝道晶體管。多端口存儲(chǔ)器10還具有用于提供所讀取的數(shù)據(jù)的N+1個(gè)讀端口。在所示形式中，數(shù)字N是任意整數(shù)。第一讀取晶體管48和第N讀取晶體管52每個(gè)都具有連接到儲(chǔ)存節(jié)點(diǎn)24的柵極。晶體管48和52中的每個(gè)的源極連接到接地基準(zhǔn)端子。讀取晶體管48的漏極連接到選擇讀取晶體管46的源極。晶體管46具有用于接收讀取字線O選擇信號(hào)的柵極或控制電極。晶體管46的漏極連接到讀取位線O。讀取晶體管52的漏極連接到選擇讀取晶體管50的源極。晶體管50具有用于接收讀取字線N選擇信號(hào)的柵極或控制電極。晶體管50的漏極連接到讀取位線N。在所示形式中，晶體管46、48、50和52是N溝道晶體管。額外的讀取位線(未示出)可用在讀取位線O和讀取位線N之間。存儲(chǔ)器控制邏輯器54為多端口 10提供各種控制功能，包括提供低電壓寫入啟動(dòng)信號(hào)。存儲(chǔ)器控制邏輯器54具有在標(biāo)有測(cè)試啟動(dòng)的測(cè)試端口處的輸入，測(cè)試啟動(dòng)信號(hào)接收自存儲(chǔ)器10外部的測(cè)試控制單元。測(cè)試啟動(dòng)信號(hào)提供通過(guò)測(cè)試模式導(dǎo)通或截止低電壓寫入啟動(dòng)信號(hào)的能力以用于電壓敏感讀或?qū)懯У墓杵{(diào)試。運(yùn)行時(shí)，多端口存儲(chǔ)器10操作為單獨(dú)地在操作的讀取模式中讀取數(shù)據(jù)和在操作的編程或?qū)懭肽Ｊ街芯幊袒驅(qū)懭霐?shù)據(jù)。操作的讀取模式將不會(huì)詳細(xì)描述。操作的寫入模式工作為具有操作的高電壓模式和操作的低電壓模式二者。為了理解，術(shù)語(yǔ)“高電壓”和“低電壓”是相對(duì)的，其中高電壓可以僅超過(guò)低電壓十分之一或十分之幾伏特。僅作為示例，高電壓的一個(gè)值可以是I. O伏特，低電壓的值可以是O. 7伏特。當(dāng)以高電壓操作模式運(yùn)行時(shí)， 多端口存儲(chǔ)器10的單個(gè)位可以被編程以在儲(chǔ)存節(jié)點(diǎn)24上存儲(chǔ)數(shù)據(jù)或者從儲(chǔ)存節(jié)點(diǎn)24進(jìn)行讀取。多地址寫端口是獨(dú)立的且包括寫端口 I和寫端口 0，其每個(gè)接收地址。在高電壓模式下的雙重端口操作中，寫端口 I地址和寫端口 O地址在功能操作條件方面是不同的。假定最初存儲(chǔ)器本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
【技術(shù)特征摘要】
【國(guó)外來(lái)華專利技術(shù)】2010.04.14 US 12/760,0391.ー種多端ロ存儲(chǔ)器，包括 存儲(chǔ)單元，具有儲(chǔ)存節(jié)點(diǎn)； 第一通道晶體管，耦接在該儲(chǔ)存節(jié)點(diǎn)與第一端ロ之間； 第二通道晶體管，耦接在該儲(chǔ)存節(jié)點(diǎn)與第二端ロ之間；以及 寫入裝置，耦接到該第一端口和該第二端ロ以用于當(dāng)該多端ロ存儲(chǔ)器由電源節(jié)點(diǎn)處的第一電壓供電時(shí)，從該第一端口和該第二端ロ之一分別經(jīng)由該第一通道晶體管和該第二通道晶體管之ー以第一模式寫入數(shù)據(jù)到該儲(chǔ)存節(jié)點(diǎn)，并且用于當(dāng)該多端ロ存儲(chǔ)器由該電源節(jié)點(diǎn)處的與該第一電壓不同的第二電壓供電時(shí)，同時(shí)從該第一端口和該第二端ロ經(jīng)由該第一通道晶體管和該第二通道晶體管以第二模式同時(shí)寫入數(shù)據(jù)到該儲(chǔ)存節(jié)點(diǎn)。2.如權(quán)利要求I所述的多端ロ存儲(chǔ)器，還包括 讀取電路，稱接到該儲(chǔ)存節(jié)點(diǎn)。3.如權(quán)利要求2所述的多端ロ存儲(chǔ)器，其中，該寫入裝置的特征還在于選擇性地在該第一端口和該第二端ロ之間進(jìn)行選擇以用于寫入數(shù)據(jù)。4.如權(quán)利要求3所述的多端ロ存儲(chǔ)器，其中，該寫入裝置包括第一復(fù)用器，該第一復(fù)用器具有用于從該第一端ロ接收待寫入的數(shù)據(jù)的第一輸入、用于從該第二端ロ接收待寫入的數(shù)據(jù)的第二輸入、以及耦接到該第一端ロ的輸出。5.如權(quán)利要求4所述的多端ロ存儲(chǔ)器，其中該寫入裝置還包括 該第一端ロ具有用于啟用該第一通道晶體管的部分； 該第二端ロ具有用于啟用該第二通道晶體管的部分；以及 該寫入裝置還包括第二復(fù)用器，該第二復(fù)用器具有用于從該第一端ロ的用于啟用該第一通道晶體管的部分接收用于該第一通道晶體管的啟用信號(hào)的第一輸入、用于從該第二端ロ的用于啟用該第二通道晶體管的部分接收用于該第二通道晶體管的啟用信號(hào)的第二輸入、以及耦接到該第一通道晶體管的輸出。6.如權(quán)利要求I所述的多端ロ存儲(chǔ)器，其中 該存儲(chǔ)単元具有第二儲(chǔ)存節(jié)點(diǎn)； 該多端ロ存儲(chǔ)器還包括 第三通道晶體管，耦接在該儲(chǔ)存節(jié)點(diǎn)與該第一端ロ的互補(bǔ)端ロ之間； 第四通道晶體管，耦接在該儲(chǔ)存節(jié)點(diǎn)與該第二端ロ的互補(bǔ)端ロ之間；以及所述寫入裝置耦接到該第一端口和該第二端ロ中的每個(gè)的互補(bǔ)端ロ以用于當(dāng)該多端ロ存儲(chǔ)器由該電源節(jié)點(diǎn)處的第一電壓供電時(shí)，從該第一端口和該第二端口中的所述之ー的互補(bǔ)端ロ分別經(jīng)由該第三通道晶體管或第四通道晶體管以所述第一模式寫入數(shù)據(jù)到該第ニ儲(chǔ)存節(jié)點(diǎn)，并且用于當(dāng)該多端ロ存儲(chǔ)器由該電源節(jié)點(diǎn)處的與該第一電壓不同的第二電壓供電時(shí)，同時(shí)從該第一端ロ的互補(bǔ)端口和該第二端ロ的互補(bǔ)端ロ經(jīng)由...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：A·C·魯塞爾，張沙彥，
申請(qǐng)(專利權(quán))人：飛思卡爾半導(dǎo)體公司，
類型：
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。