本發(fā)明專利技術公開了一種逐次逼近型模數(shù)轉(zhuǎn)換器，包括：采樣模塊、高位量化模塊、電容陣列模塊、比較模塊和逐次逼近型寄存器；其中，高位量化模塊用于對所述的采樣信號進行高位量化，得到模擬信號的m位高位數(shù)碼，進而根據(jù)m位高位數(shù)碼確定電容陣列模塊最高位電容的下極板電壓。本發(fā)明專利技術通過一面積相對較小以比較器為核心的高位量化模塊對輸入模擬信號的進行高位量化，該模塊還負責選擇接入電容陣列的最高位電容下級板電壓，這樣能夠減少在單純使用電荷再分布電容陣列方案中對高位進行量化時需要的高位大電容，進而大大縮減了ADC集成電路版圖的面積。
【技術實現(xiàn)步驟摘要】
本專利技術屬于模數(shù)轉(zhuǎn)換
，具體涉及一種逐次逼近型模數(shù)轉(zhuǎn)換器。
技術介紹
模數(shù)轉(zhuǎn)換器即A/D轉(zhuǎn)換器，或簡稱ADC，通常是指一個將模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號的電子元件。數(shù)字電子設備的應用日益廣泛，幾乎在所有國民經(jīng)濟的所有領域之中都可以看到其身影。但是數(shù)字電子設備只能夠處理數(shù)字信號，處理的結果還是數(shù)字量，而在很多場合，所要處理的信息往往是連續(xù)變化的量，如溫度、壓力、速度等，這些非電子信號的模擬量先要經(jīng)過傳感器變成電壓或者電流信號，然后再轉(zhuǎn)換成數(shù)字量，才能夠送往計算機進行處理。ADC轉(zhuǎn)換一般要經(jīng)過采樣、保持、量化及編碼4個過程。在實際電路中，有些過程是合并進行的，如采樣和保持，量化和編碼在轉(zhuǎn)換過程中是同時實現(xiàn)的。 模數(shù)轉(zhuǎn)換器最重要的參數(shù)是轉(zhuǎn)換的精度，通常用輸出的數(shù)字信號的位數(shù)的多少表示。轉(zhuǎn)換器能夠準確輸出的數(shù)字信號的位數(shù)越多，表示轉(zhuǎn)換器能夠分辨輸入信號的能力越強，轉(zhuǎn)換器的性能也就越好。模數(shù)轉(zhuǎn)換器另一個重要的參數(shù)是轉(zhuǎn)換速度，轉(zhuǎn)換速度越快意味著能夠更快的將模擬信號轉(zhuǎn)換為數(shù)字信號。隨著數(shù)字電子計算機的不斷進步，運算速度越來越快，因此在某些場合對模擬信號的編碼速度要求越來越高，在這些應用場合，高速的模數(shù)轉(zhuǎn)換器是十分重要的。模數(shù)轉(zhuǎn)換器發(fā)展了 30多年，經(jīng)歷了多次的技術革新，包括并行、逐次逼近型、積分型ADC、流水線型和Σ -Δ型ADC等，它們各有其優(yōu)缺點，能滿足不同的應用場合的使用。其中，逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)主要應用于中速或較低速、中等精度的數(shù)據(jù)采集和智能儀器中，其主要包括比較器、數(shù)模轉(zhuǎn)換器、時序控制邏輯和寄存器電路；其工作原理為首先，模擬輸入信號經(jīng)過采樣/保持電路之后，送入電壓比較器，與DAC輸出的基準電壓進行比較，產(chǎn)生相應的數(shù)字高/低電平被時序控制邏輯電路控制的逐次逼近寄存器讀取；數(shù)字控制邏輯和逐次逼近寄存器的作用是逐次判斷數(shù)字輸出碼的每一位。由于當前集成電路工藝的原因，為了實現(xiàn)較低的功耗，逐次逼近型模數(shù)轉(zhuǎn)換器通常采用基于電荷再分布電容陣列的方案。圖I為傳統(tǒng)的基于電荷再分布電容陣列的逐次逼近型模數(shù)轉(zhuǎn)換器，在該方案中通過逐次控制電容陣列下極板的電壓，使得兩電容陣列上極板的電壓差能夠和當前可決定的量化輸出位之間建立一種關系，通過比較器來判斷該位是“O”還是“I”。但由于制造工藝的原因，在集成電路中，電容會占據(jù)大量面積，若模數(shù)轉(zhuǎn)換器的位數(shù)增高，電容陣列需要的面積會呈倍數(shù)增長。
技術實現(xiàn)思路
針對現(xiàn)有技術所存在的上述技術缺陷，本專利技術提供了一種逐次逼近型模數(shù)轉(zhuǎn)換器，能夠有效減少占用集成電路版圖的面積。—種逐次逼近型模數(shù)轉(zhuǎn)換器，包括采樣模塊、高位量化模塊、電容陣列模塊、比較模塊和逐次逼近型寄存器；其中所述的采樣模塊用于對模擬信號進行采樣，得到采樣信號；所述的高位量化模塊用于對所述的采樣信號進行高位量化，得到模擬信號的m位高位數(shù)碼，進而根據(jù)m位高位數(shù)碼確定電容陣列模塊最高位電容的下極板電壓；所述的電容陣列模塊根據(jù)最高位電容的下極板電壓以及逐次逼近型寄存器提供的η-i組下極板電壓，逐次生成η組上極板電壓；所述的比較模塊用于比較所述的上極板電壓，并逐次生成η個比較信號；所述的逐次逼近型寄存器用于根據(jù)所述的比較信號逐次生成η-i組下極板電壓，并輸出模擬信號的η位低位數(shù)碼。m和η均為大于O且預先設定的自然數(shù)，且所述的模擬信號對應的數(shù)字信號的總位數(shù)為m+n。 所述的高位量化模塊包括2m_l個比較器、一編碼器和一電壓選擇器；其中所述的比較器用于將采樣信號與對應的比較電壓進行比較并輸出比較結果；所述的編碼器用于對所有比較器輸出的比較結果進行編碼，得到模擬信號的m位高位數(shù)碼；所述的電壓選擇器用于根據(jù)m位高位數(shù)碼確定電容陣列模塊最高位電容的下極板電壓。所述的2m-l個比較器將采樣信號分別與2m_l個比較電壓進行比較，2m_l個比較電壓分別為Vref/TdVref/TdVref/2'…、(2m-l) Vref/2m, Vref為給定的基準電壓。優(yōu)選地，所述的高位量化模塊包括有3個比較器，即m設定為2 ;而當m在增加時，需要的比較器的個數(shù)會呈指數(shù)快速增加，比較器數(shù)目的增加也會給該模塊中編碼器的設計帶來負擔，因此將m設為2是比較合適的。優(yōu)選地，所述的編碼器由三個反相器INVl INV3、四個與門ANDl AND4和兩個或門ORl 0R2組成；其中，三個反相器的輸入端分別接收三個比較器輸出的信號A C，三個反相器的輸出端分別輸出信號a c ;與門ANDl的輸入端接收信號A、信號B和信號c,輸出端輸出信號Dl ;與門AND2的輸入端接收信號A、信號b和信號c,輸出端輸出信號D2 ；與門AND3的輸入端接收信號a、信號B和信號c,輸出端輸出信號D3 ;與門AND4的輸入端接收信號A和信號B，輸出端輸出信號D4 ;或門ORl的輸入端接收信號Dl和信號C，輸出端輸出高位數(shù)碼BO ;或門0R2的輸入端接收信號D2、信號D3和信號D4，輸出端輸出高位數(shù)碼BI。該編碼器通過編碼的冗余設計將理論上不可能出現(xiàn)的集中邏輯情況也引入編碼，以提高電路的可靠性。所述的電壓選擇器由兩個反相器INV4 INV5、四個與門AND5 AND8、一個或門0R3和三塊Bootstrap (自舉升壓)電路模塊組成；其中，兩個反相器的輸入端分別接收編碼器輸出的高位數(shù)碼BO BI,兩個反相器的輸出端分別輸出信號b0 bl ;與門AND5的輸入端接收信號b0和信號bl,輸出端輸出信號X ;與門AND6的輸入端接收信號b0和信號BI，輸出端與或門0R3的第一輸入端相連；與門AND7的輸入端接收信號BO和信號bl，輸出端與或門0R3的第二輸入端相連；與門AND8的輸入端接收信號BO和信號BI，輸出端輸出信號z ;或門0R3的輸出端輸出信號y ;第一 Bootstrap電路模塊的輸入端接收給定的參考電壓，時鐘端接收信號X ;第二 Bootstrap電路模塊的輸入端接收給定的基準電壓，時鐘端接收信號y ;第三Bootstrap電路模塊的輸入端接地,時鐘端接收信號z ;三個Bootstrap電路模塊的輸出端共連并生成最高位電容的下極板電壓。本專利技術對輸入模擬信號的量化分為兩個階段，第一階段為高位的量化，第二階段為低位的量化高位量化通過高位量化模塊完成，該模塊的量化過程是將輸入信號與幾個基準值通過比較器進行比較，將得到的比較結果按照大小邏輯關系進行編碼，從而得到對應的高位量化結果。根據(jù)該結果，該模塊中的電壓選擇器進而選擇電容陣列中最高位電容的下極板電壓。完成了上述高位量化工作后，高位量化模塊停止工作，接下來的量化由基于電荷再分配式DAC實現(xiàn)的逐次逼近算法完成。本專利技術通過一面積相對較小以比較器為核心的高位量化模塊對輸入模擬信號的高位進行量化，該模塊還負責選擇接入電容陣列的最高位電容下級板電壓，這樣能夠減少在單純使用電荷再分布電容陣列方案中對高位進行量化時需要的高位大電容，進而大大縮減了 ADC集成電路版圖的面積。 附圖說明圖I為傳統(tǒng)逐次逼近型模數(shù)轉(zhuǎn)換器的結構示意圖。圖2為本專利技術逐次逼近型模數(shù)轉(zhuǎn)換器的結構示意圖。圖3為Bootstrap電路模塊的電路結構示意圖。圖4為高位量化模塊的結構示意圖。圖5為編碼器的結構示意圖。圖6為電壓選擇器的結構示意圖。圖7為比較模塊的電路結構示意圖。圖8為逐次本文檔來自技高網(wǎng)...
【技術保護點】
一種逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，包括：采樣模塊、高位量化模塊、電容陣列模塊、比較模塊和逐次逼近型寄存器；其中：所述的采樣模塊用于對模擬信號進行采樣，得到采樣信號；所述的高位量化模塊用于對所述的采樣信號進行高位量化，得到模擬信號的m位高位數(shù)碼，進而根據(jù)m位高位數(shù)碼確定電容陣列模塊最高位電容的下極板電壓；所述的電容陣列模塊根據(jù)最高位電容的下極板電壓以及逐次逼近型寄存器提供的n？1組下極板電壓，逐次生成n組上極板電壓；m和n均為大于0的自然數(shù)；所述的比較模塊用于比較所述的上極板電壓，并逐次生成n個比較信號；所述的逐次逼近型寄存器用于根據(jù)所述的比較信號逐次生成n？1組下極板電壓，并輸出模擬信號的n位低位數(shù)碼。
【技術特征摘要】
【專利技術屬性】
技術研發(fā)人員：吳曉波，柯研家，趙夢戀，鄧琳，劉晴，孫鵬，楊瑾，
申請(專利權)人：浙江大學，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。