差分信號的生成制造技術

本發明專利技術涉及包括差分驅動模塊的裝置，所述差分驅動模塊被配置為生成至少一個差分信號，所述差分信號具有用于至少部分減少共模噪聲的陡升和陡降時間。本發明專利技術還涉及促使差分驅動器生成所述信號的方法、包括差分驅動器以及用于傳輸生成的差分信號的導體模塊的系統。用于執行所述方法的計算機程序和計算機可讀介質也是本發明專利技術的一部分。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及用于生成至少一個差分信號的差分驅動模塊。
技術介紹
移動電話，移動終端，智能手機，個人數字助理和移動計算機中的單個功能模塊內集成電路(IC)間以及不同功能部件(例如顯示和應用處理器)間的信息傳輸，如今可以使用印刷線路板、微型同軸電纜(MXC)和被稱為柔性印刷電路(FPC)板的平面柔性電纜中的電線進行處理。在現代IC中，比特率已從用于互補金屬氧化物半導體(CMOS)單端信令的單信號電線中的低于10Mbps，增長到一個差分對中的lGbps。例如，在不遠的將來，比特率將隨 著使用M-PHY (具有高帶寬能力的串行接口技術)的移動產業處理器接口(MIPI)統一協議(UniPro)而增長到6Gbps。并且通用串行總線版本3. O (USB3)和高清晰度多媒體接口(HDMI)接口也使用高于IGbps的比特率。當比特率處于吉比特每秒區域中時，信號對工作于相同頻率區域中的蜂窩接收機產生電磁干擾。
技術實現思路
本專利技術的第一方面，公開了一種方法，包括促使差分驅動模塊生成具有陡升和陡降時間的至少一個差分信號。在本專利技術的該第一方面，進一步公開了一種計算機程序，當該計算機程序在處理器上執行時包括用于執行根據本專利技術的第一方面所述方法的程序代碼。計算機程序可以例如是通過網絡(例如因特網)可分配的。計算機程序可以例如可存儲在或可編碼在計算機可讀介質中。計算機程序可以例如至少部分表示處理器的軟件和/或固件。在本專利技術的該第一方面，進一步公開了一種計算機可讀介質，具有存儲在其上的根據本專利技術的第一方面的計算機程序。計算機可讀介質可以例如以電、磁、電磁、光或其他存儲介質實現，并且可以是可移除介質或固定安裝在裝置或設備上的介質。這樣的計算機可讀介質的非限制實施例是隨機存取存儲器(RAM)或只讀存儲器(ROM)。計算機可讀介質可以例如是實體介質，例如實體存儲介質。計算機可讀介質被理解為是計算機(例如處理器)可讀的。在本專利技術的該第一方面，進一步公開了一種包括差分驅動模塊的裝置，該差分驅動模塊被配置為生成具有陡升和陡降時間的至少一個差分信號。在本專利技術的該第一方面，進一步公開了一種裝置，包括至少一個處理器；和包括計算機程序代碼的至少一個存儲器，所述至少一個存儲器和計算機程序代碼被配置為使用至少一個處理器使得設備至少生成具有陡升和陡降時間的至少一個差分信號。包括在存儲器中的計算機程序代碼可以例如至少部分地表示處理器的軟件和/或固件。存儲器的非限制實施例是處理器可存取的RAM或ROM。在本專利技術的該第一方面，進一步公開了一種裝置，包括用于生成具有陡升和陡降時間的至少一個差分信號的差分驅動部件。裝置可以例如是便攜式電子設備，例如移動電話、移動終端、智能手機、個人數字助理或媒體渲染(rendering)設備。例如，陡升和陡降時間可以用于至少部分地減少共模噪聲。至少一個差分信號中的差分信號的陡升和陡降時間可以被理解為代表與相應的差分信號的周期時間相比短的升降時間。所述裝置包括差分驅動模塊，其被配置生成具有陡升和陡降時間的至少一個差分信號。 例如，差分驅動模塊可以應用于串行或并行數據傳輸，其中所述至少一個差分信號用于該數據傳輸。所述至少一個差分信號中的每一個包括表示兩個基本上互補的信號的兩個成對的信號。例如，差分信號中兩個成對的信號中的每一個可以被配置為經由差分信號線對進行傳輸。差分驅動模塊可以被配置成為兩個成對的信號中的每一個提供幅度、時序和升/降時間的基本匹配。可以從至少一個差分信號的兩個成對的信號間的時序和/或幅度差生成共模噪聲。例如，共模噪聲可由差分信號線的失衡引起。例如，共模噪聲可以被認為是由于用于傳輸至少一個差分信號的兩個成對的信號的鄰近導線或條帶中在相同方向流動的相似電流所產生的一種串擾。由于生成具有陡升和陡降時間的至少一個差分信號，可以有效地去除或至少部分減少共模噪聲，這是因為當升降時間短時，兩個成對的信號之間的時序差就減少了。進一步的，例如，由于生成具有陡升和陡降時間的至少一個差分信號，可能不必需要復雜的升/降時間匹配電路。上升時間可以指一個信號從給定低值變成給定高值所需的時間，而下降時間可以指一個信號從給定高值變成給定低值所需的時間。例如，差分驅動模塊可以是電路，例如以集成電路(IC)實現。作為一個例子，這種IC可以使用CMOS技術，但是也可以使用其他任何合適的技術。在CMOS的非限制實施例下，例如,CMOS 65納米(nm)技術或更小的技術(例如45nm或小于45nm的技術)可以用于實現差分驅動模塊以生成陡升和陡降時間。任何使得差分驅動模塊能夠生成具有陡升和陡降時間的至少一個差分信號的CMOS技術都可以使用。例如，由差分驅動模塊提供的升降時間可以僅由使用的半導體技術加以限定。例如，至少可以部分地減少涉及無線和/或蜂窩通信系統(例如，2G、3G或4G移動通信系統)的頻帶中的共模噪聲，或涉及任何其他射頻通信系統的頻帶中的共模噪聲。例如,至少可以部分地減少低于3Ghz的頻率處的共模噪聲。這樣，可以通過陡升和陡降時間減少蜂窩接收器頻帶的失真。例如，這對于任何呈現的示例實施方式都適用。根據本專利技術第一方面的示例實施方式，所述上升和下降時間少于35ps。根據本專利技術第一方面的示例實施方式，所述升/降時間在以下任一范圍之一中-10-30ps ；-10-20ps ；-5_20ps ;和-0_15ps。例如，選擇合適的范圍可以基于在IC中實現差分驅動模塊所應用的技術，和/或可以基于在聞頻段生成的噪聲。例如，這些聞頻段可以代表聞于3Ghz的頻率，例如聞于5Ghz或高于7Ghz的頻率，或，例如這些高頻段可以代表甚至更高的頻率。根據本專利技術第一方面的實施方式，所述差分信號被配置用于以下至少一個-串行數字數據傳輸；和-并行數字數據傳輸。 例如，數字數據傳輸可以表示最小數據率大于300Kbit/s的數據傳輸，例如數字數據傳輸可以表示Gbit/s的數據傳輸。例如，數字數據傳輸可以基于使用M-PHY的移動產業處理器接口(MIPI)統一協議(UniPro)，或其可以表示USB數據傳輸(例如USB版本3. O或其他USB版本)，或基于HDMI或其可以表示任何其他Gbit/s的數據傳輸，例如像串行鏈路或并行鏈路的串行數字傳輸或并行數字傳輸。根據本專利技術第一方面的示例實施方式，所述數字數據傳輸表示最高數據率小于以下至少一個數據率的數據傳輸至少一個差分信號中的每個差分信號2Gbit/s ；至少一個差分信號中的每個差分信號4Gbit/s ；至少一個差分信號中的每個差分信號6Gbit/s ;和至少一個差分信號中的每個差分信號8Gbit/s。根據本專利技術第一方面的示例實施方式，至少一個差分信號中的至少一個差分信號的上升時間或下降時間與周期時間的比值小于-10% ；-8% ；-5% ;和-1%。這樣，至少一個差分信號中的相應的差分信號的上升時間與該相應的差分信號的周期時間之間的比值可以小于上述比值之一，并且相應的差分信號的下降時間與周期時間的比值可以小于上述比值之一。與至少一個差分信號中的相應的差分信號相關的周期時間可以與相應的差分信號的符號率或二進制數據率相關聯。例如，作為非限制實施例，如果二進制數據率是lGbit/s，那么周期時間就是I納秒(ns)。或，作為另一非限制實施例，本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】

【專利技術屬性】
技術研發人員：M·K·沃蒂萊寧，P·M·帕薩內，M·A·奧克撒寧，V·A·葉爾莫洛夫，E·T·賽帕拉，
申請(專利權)人：諾基亞公司，
類型：
國別省市：