一種建筑節能監測數據采集器制造技術

一種建筑節能監測數據采集器，其結構是由低功耗收發器A、時鐘電路B、中央處理器C、網絡接口電路D、存儲電路E、繼電器電路F、蜂鳴器電路G、復位電路及晶振電路H組成，其中，低功耗收發器A、中央處理器C、網絡接口電路D及存儲電路E組成主電路，繼電器電路F、蜂鳴器電路G為數據采集器提供報警功能，復位電路E、晶振電路G為單片機處理單元F工作提供必要支持。采用中央處理器代替傳統的模擬電路構成的運算單元，實現了數據有效性校驗和多種自動補償功能，實現了數據的高精度監測，解決了傳統的數據采集器在穩定性、可靠性、測量精度等方面存在的問題，同時完善了數據采集器在過壓過流情況下的保護能力。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術是一種采用嵌入式微計算機系統的建筑節能數據采集專用裝置，具有數據采集、數據處理、數據存儲、數據傳輸以及現場設備運行狀態監控和故障診斷等功能。技術背景節約能源是目前很多行業的重要發展目標之一，尤其是在公共建筑方面。雖然現有技術的數據采集器種類很多，但很少具備節能監測的功能，無法實現數據采集、數據存儲、數據處理及分析以及系統管理、系統運行狀態監控和故障診斷等功能一體化，難以完成將各類能耗數據及信息自動傳遞到上一級數據中心的任務，這就大大增加了節能監測的難度。
技術實現思路
本技術的目的主要是克服傳統數據采集器在以上設計上的短缺，提供一種電路設計更加合理，高精度輸出，保護更加完善，使用壽命更長的建筑節能監測數據采集器。本技術的技術方案是按以下方式實現的，其結構是由低功耗收發器A、時鐘電路B、中央處理器C、網絡接口電路D、存儲電路E、繼電器電路F、蜂鳴器電路G、復位電路及晶振電路H組成，其中，低功耗收發器A、中央處理器C、網絡接口電路D及存儲電路E組成主電路，繼電器電路F、蜂鳴器電路G為數據采集器提供報警功能，復位電路E、晶振電路G為單片機處理單元F工作提供必要支持；低功耗收發器A電路由集成芯片U26，電阻R100、R110、R112和插接件J7組成，集成芯片U26的6腳、7腳分別與電阻RllO和插接件J7的1、3腳并接，電阻RlOO接5V電源與U26的7腳之間，U26的6腳串電阻112接地，集成芯片U26的1、4腳分別接中央處理器的112、111腳、集成芯片U26的2、3腳接中央處理器的35腳；時鐘電路B由集成芯片U12、U10電阻R51、電池E和電容C50、C63組成，集成芯片U12的8腳接3. 3V電源，4腳接地，6、5腳分別接中央處理器的139、140腳，1、2腳分別接集成電路UlO的1、2腳，電容C50、C63分別接集成電路UlO的1、2腳與地線之間，電阻R51和電池串接在3. 3V電源與地線之間；中央處理器C由集成電路U8、電阻R39和電容C352組成，集成電路U8的6腳串電容 C352 接 3. 3V 電源，U8 的 17、39、52、62、72、84、95、108 腳接 3. 3V 電源，U8 的 96 腳串電阻 R39 接 3. 3V 電源，集成電路 U8 的 16、30、38、51、61、71、83、94、107 腳接地；網絡接口電路D由集成電路仍、似、接插件12、電阻1 1-1 3、1 6、1 11、1 16、電容〇2、C24、C23、晶振Yl組成，其中，集成電路Ul的43腳、44腳分別接晶振Yl兩端再分別串電容C23、C24接地，Ul的23、30、42腳接電源3. 3V，電容C2接電源3. 3V與地線之間，Ul的15、33、41、45腳接地，Ul的6、5、47腳并接，2、9腳并接接插件J2的5腳，7、8腳并接接插件J2的1、3腳，3、4腳分別接接插件J2的8、6腳，Ul的20腳串電阻Rll接電源3. 3V，Ul的46腳串電阻R6接地，41腳接地，38、39腳分別串電阻Rl、R2接接插件J2的11、9腳，集成電路U2的16、14、11、9腳分解接插件12的2、1、6、3腳，接插件了2的12、10腳分別串電阻R3、R16接電源3. 3V ；存儲電路E有集成電路 U9構成，集成電路U9的12腳、37腳接電源，集成電路U9的13腳、36腳接地，集成電路U9的29-44腳一次接集成電路Ul的18-10腳；繼電器電路F由集成芯片U40及四路繼電器U32-U37組成，集成芯片U40的12-16腳分別接四路繼電器U32-U35的2腳，四路繼電器U32-U35的I腳接電源，集成芯片U40的I腳接地，9腳接電源12V，1-4腳分別接中央處理器U8的4-1腳；蜂鳴器電路G由三極管Q1、電阻R26、R27、穩壓二極管D5和揚聲器YS組成，其中三極管的基極串電阻R27接集成電路U8的76腳，三極管的基極還串電阻R26接電源5V，三極管Ql的發射極接揚聲器YS的2腳，揚聲器YS的I腳接電源5V，二極管與揚聲器YS的1、2腳并接，三極管Ql的集電極接地；電路H中的晶振電路由晶振Y2、復位芯片UlI、電阻R54-R56、電容C52、C53組成，其中晶振Y2的3腳串電阻R54接中央處理器U8的23腳，晶振Y2的4腳串接電容C52接地，2腳接地，I腳串電阻R55接4腳，4腳還串保險絲F5接電源3. 3V ;復位芯片Ull的2腳接電源3. 3V，3腳接地，I腳接中央處理器U8的25腳，電阻R56接Ull的1、2腳，電容C53接Ull的1、3腳。本技術的優點是采用中央處理器代替傳統的模擬電路構成的運算單元，實現了數據有效性校驗和多種自動補償功能，實現了數據的高精度監測，解決了傳統的數據采集器在穩定性、可靠性、測量精度等方面存在的問題，同時完善了數據采集器在過壓過流情況下的保護能力。附圖說明附圖I.為節能數據監測數據采集器的電路原理框圖附圖2為節能數據監測數據采集器的電路原理圖具體實施方式以下結合附圖對本技術數據采集器裝置作以下詳細說明。如附圖1、2所示，本技術的數據采集器裝置是由低功耗收發器A、時鐘電路B、中央處理器C、網絡接口電路D、存儲電路E、繼電器電路F、蜂鳴器電路G、復位電路及晶振電路H組成，其中，低功耗收發器A、中央處理器C、網絡接口電路D及存儲電路E組成主電路，繼電器電路F、蜂鳴器電路G為數據采集器提供報警功能，復位電路E、晶振電路G為單片機處理單元F工作提供必要支持；低功耗收發器A電路由集成芯片U26，電阻R100、R110、R112和插接件J7組成，集成芯片U26的6腳、7腳分別與電阻RllO和插接件J7的1、3腳并接，電阻RlOO接5V電源與U26的7腳之間，U26的6腳串電阻112接地，集成芯片U26的1、4腳分別接中央處理器的112、111腳、集成芯片U26的2、3腳接中央處理器的35腳；時鐘電路B由集成芯片U12、U10電阻R51、電池E和電容C50、C63組成，集成芯片U12的8腳接3. 3V電源，4腳接地，6、5腳分別接中央處理器的139、140腳，1、2腳分別接集成電路UlO的1、2腳，電容C50、C63分別接集成電路UlO的1、2腳與地線之間，電阻R51和電池串接在3. 3V電源與地線之間；中央處理器C由集成電路U8、電阻R39和電容C352組成，集成電路U8的6腳串電容 C352 接 3. 3V 電源，U8 的 17、39、52、62、72、84、95、108 腳接 3. 3V 電源，U8 的 96 腳串電阻R39 接 3. 3V 電源，集成電路 U8 的 16、30、38、51、61、71、83、94、107 腳接地；網絡接口電路D由集成電路仍、似、接插件12、電阻1 1-1 3、1 6、1 11、1 16、電容〇2、C24、C23、晶振Yl組成，其中，集成電路Ul的43腳、44腳分別接晶振Yl兩端再分別串電容C23、C24接地，Ul的23、30、42腳接電源3. 3V，電容C2接電源3. 3V與地線之間，Ul的15、33、41、45腳接地，Ul的6、5、47腳并接，2、9腳并接接插件J2的5腳，7、8腳并接接插件J2的1、3腳，3、4腳分別接本文檔來自技高網...

【技術保護點】
一種建筑節能監測數據采集器，其特征在于，是由低功耗收發器A、時鐘電路B、中央處理器C、網絡接口電路D、存儲電路E、繼電器電路F、蜂鳴器電路G、復位電路及晶振電路H組成，其中，低功耗收發器A、中央處理器C、網絡接口電路D及存儲電路E組成主電路，繼電器電路F、蜂鳴器電路G為數據采集器提供報警功能，復位電路E、晶振電路G為單片機處理單元F工作提供必要支持；低功耗收發器A電路由集成芯片U26，電阻R100、R110、R112和插接件J7組成，集成芯片U26的6腳、7腳分別與電阻R110和插接件J7的1、3腳并接，電阻R100接5V電源與U26的7腳之間，U26的6腳串電阻112接地，集成芯片U26的1、4腳分別接中央處理器的112、111腳、集成芯片U26的2、3腳接中央處理器的35腳；時鐘電路B由集成芯片U12、U10電阻R51、電池E和電容C50、C63組成，集成芯片U12的8腳接3.3V電源，4腳接地，6、5腳分別接中央處理器的139、140腳，1、2腳分別接集成電路U10的1、2腳，電容C50、C63分別接集成電路U10的1、2腳與地線之間，電阻R51和電池串接在3.3V電源與地線之間；中央處理器C由集成電路U8、電阻R39和電容C352組成，集成電路U8的6腳串電容C352接3.3V電源，U8的17、39、52、62、72、84、95、108腳接3.3V電源，U8的96腳串電阻R39接3.3V電源，集成電路U8的16、30、38、51、61、71、83、94、107腳接地；網絡接口電路D由集成電路U1、U2、接插件J2、電阻R1？R3、R6、R11、R16、電容C2、C24、C23、晶振Y1組成，其中，集成電路U1的43腳、44腳分別接晶振Y1兩端再分別串電容C23、C24接地，U1的23、30、42腳接電源3.3V，電容C2接電源3.3V與地線之間，U1的15、33、41、45腳接地，U1的6、5、47腳并接，2、9腳并接接插件J2的5腳，7、8腳并接接插件J2的1、3腳，3、4腳分別接接插件J2的8、6腳，U1的20腳串電阻R11接電源3.3V，U1的46腳串電阻R6接地，41腳接地，38、39腳分別串電阻R1、R2接接插件J2的11、9腳，集成電路U2的16、14、11、9腳分解接插件J2的2、1、6、3腳，接插件J2的12、10腳分別串電阻R3、R16接電源3.3V；存儲電路E有集成電路U9構成，集成電路U9的12腳、37腳接電源，集成電路U9的13腳、36腳接地，集成電路U9的29？44腳一次接集成電路U1的18？10腳；繼電器電路F由集成芯片U40及四路繼電器U32？U37組成，集成芯片U40的12？16腳分別接四路繼電器U32？U35的2腳，四路繼電器U32？U35的1腳接電源，？集成芯片U40的1腳接地，9腳接電源12V，1？4腳分別接中央處理器U8的4？1腳；蜂鳴器電路G由三極管Q1、電阻R26、R27、穩壓二極管D5和揚聲器YS組成，其中三極管的基極串電阻R27接集成電路U8的76腳，三極管的基極還串電阻R26接電源5V，三極管Q1的發射極接揚聲器YS的2腳，揚聲器YS的1腳接電源5V，二極管與揚聲器YS的1、2腳并接，三極管Q1的集電極接地；電路H中的晶振電路由晶振Y2、復位芯片U11、電阻R54？R56、電容C52、C53組成，其中晶振Y2的3腳串電阻R54接中央處理器U8的23腳，晶振Y2的4腳串接電容C52接地，2腳接地，1腳串電阻R55接4腳，4腳還串保險絲F5接電源3.3V；復位芯片U11的2腳接電源3.3V，3腳接地，1腳接中央處理器U8的25腳，電阻R56接U11的1、2腳，電容C53接U11的1、3腳。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：高鶴，丁成偉，李軍，冷攀，趙云，
申請(專利權)人：山東正晨科技有限公司，
類型：實用新型
國別省市：