合成孔徑雷達回波模擬器及回波模擬處理方法技術(shù)

該發(fā)明專利技術(shù)屬于雷達信號處理技術(shù)領(lǐng)域中的合成孔徑雷達回波模擬器及回波模擬處理方法。模擬器包括FPGA芯片，DDR，電源模塊，上位機，網(wǎng)絡(luò)接口模塊，D／A模塊，高速接口模塊及數(shù)據(jù)記錄儀；而模擬方法包括配置參數(shù)的寫入，全場景等效散射系數(shù)的確定，系統(tǒng)沖擊響應分量的確定及時頻變換，發(fā)射信號的時頻變換，逆時頻變換處理及小場景或大場景回波信號的輸出、大場景回波信號的回放。該發(fā)明專利技術(shù)在主體結(jié)構(gòu)上僅采用單片F(xiàn)PGA和DDR及一數(shù)據(jù)記錄儀，回波模擬過程通過流水線作業(yè)，而具有系統(tǒng)結(jié)構(gòu)簡單、可靠性高，不但可有效提高SAR小場景回波信號的模擬速度、實現(xiàn)小場景回波的實時模擬，而且還可用于大場景回波信號的模擬及回波信號的回放輸出等特點。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)屬于雷達信號處理
，特別是一種基于現(xiàn)場可編程門陣列(FPGA)的合成孔徑雷達(SAR)回波模擬器及SAR回波模擬處理方法。
技術(shù)介紹
合成孔徑雷達(Synthetic Aperture Radar, SAR)是一種高分辨率微波成像雷達，自上世紀50年代問世以來，至今已獲得飛躍式的發(fā)展。為了評估SAR系統(tǒng)的各項指標，需要大量的原始回波數(shù)據(jù)，若這些數(shù)據(jù)通過真實的機載SAR和星載SAR來獲得，其代價將非常巨大，因此通過回波模擬的方法來獲得所需要的原始回波數(shù)據(jù)是解決這一問題的重要手段。西安電子科技大學的王虹現(xiàn)等提出了一種“基于FPGA的SAR回波仿真快速實現(xiàn)方法”(《系統(tǒng)工程與電子技術(shù)》，2010，Vol. 32)，該方法采用4個現(xiàn)場可編程門陣列(FPGA)作為主處理芯片，每個FPGA芯片都分別外接了 IGB的第二代雙倍數(shù)率同步動態(tài)隨機存儲器(DDR)。各FPGA芯片之間通過高速低壓差分信號(LVDS)兩兩互聯(lián)。并采用如圖I的流程對SAR回波進行仿真模擬。該技術(shù)僅需8s即能完成1000X 1000點場景6144次回波仿真，雖然比傳統(tǒng)的PC機模擬的速度提高了數(shù)千倍，但該方法的流程是每個回波脈沖需等全場景等效散射系數(shù)確定、系統(tǒng)沖擊響應FFT、發(fā)射信號FFT并對兩者結(jié)果相乘、然后再進行IFFT后，才能開始下一個回波脈沖的處理，因而只能實現(xiàn)IkmX Ikm左右小場景回波的快速模擬，而無法實現(xiàn)更大場景回波的模擬及回波的回放；此外，由于該方法采用的回波模擬裝置是由4片F(xiàn)PGA通過高速低壓差分信號(LVDS)兩兩互聯(lián)、且每片F(xiàn)PGA還需分別配置一DDR，因此不但系統(tǒng)結(jié)構(gòu)復雜、且數(shù)據(jù)的交互煩瑣，其工作的可靠性亦差。因而，該方法存在所采用回波模擬裝置系統(tǒng)結(jié)構(gòu)復雜，數(shù)據(jù)的交互煩瑣、其處理量小，可靠性亦差，只能實現(xiàn)小場景回波的模擬、且其模擬速度仍較慢，而且不能用于對大場景回波的模擬及回波的回放輸出等弊病。
技術(shù)實現(xiàn)思路
本專利技術(shù)的目的是針對
技術(shù)介紹
中存在的缺陷，研究設(shè)計一種，以達到在簡化系統(tǒng)結(jié)構(gòu)、提高其可靠性的基礎(chǔ)上不但可有效提高SAR小場景回波信號的模擬速度、實現(xiàn)小場景回波的實時模擬，而且還可用于對大場景回波信號的模擬及回波信號的回放輸出等目的。本專利技術(shù)的技術(shù)方案是在回波模擬器的結(jié)構(gòu)上采用單片F(xiàn)PGA+單片DDR、以簡化其系統(tǒng)結(jié)構(gòu)，減少系統(tǒng)內(nèi)數(shù)據(jù)的交互環(huán)節(jié)，同時增設(shè)一數(shù)據(jù)記錄儀以有效提高回波模擬器對回波數(shù)據(jù)的處理量、以在回波模擬處理過程實現(xiàn)流水線作業(yè)及增加回波信號的回放輸出功能；本專利技術(shù)即以此實現(xiàn)其專利技術(shù)目的。因而，本專利技術(shù)回波模擬器包括FPGA信號處理芯片，同步動態(tài)隨機存儲器(DDR)，電源模塊，關(guān)鍵在于該回波模擬器還包括上位機，網(wǎng)絡(luò)接口模塊，數(shù)模轉(zhuǎn)換(D / A)模塊，高速接口模塊及數(shù)據(jù)記錄儀；而FPGA信號處理芯片則為一片內(nèi)部含以太網(wǎng)控制單元、RAM單元、回波生成單元、D / A控制單元、內(nèi)存控制單元及高速接口(CPCI)控制單元在內(nèi)的FPGA信號處理芯片；FPGA信號處理芯片內(nèi)的RAM單元與以太網(wǎng)控制單元連接，回波生成單元則分別與RAM單元、高速接口(CPCI)控制單元、內(nèi)存控制單元及D / A控制單元連接；而FPGA信號處理芯片則通過以太網(wǎng)控制單元及網(wǎng)絡(luò)接口模塊與上位機連接，通過內(nèi)存控制單元與同步動態(tài)隨機存儲器(DDR)連接，通過高速接口(CPCI)控制單元與高速接口模塊連接，通過D / A控制單元與數(shù)模轉(zhuǎn)換(D / A)模塊連接；高速接口模塊同時又與數(shù)據(jù)記錄儀連接，電源模塊則對相應的芯片和模塊的提供電源。上述D / A模塊包括兩片D / A芯片，用于將FPGA信號處理模塊輸入的IQ兩路SAR回波數(shù)字信號變換為模擬信號輸出。所述高速接口模塊包括一個緊湊型外設(shè)組件互連標準(CPCI)高速接口，通過背板與數(shù)據(jù)記錄儀相連的可將生成的回波信號高速傳輸給數(shù)據(jù)記錄儀進行儲存及從數(shù)據(jù)記錄儀中讀出儲存的回波信號進行實時回放的高速接口模塊。而所述電源模塊為電壓芯片PTH05010W和TPS51100 ；TPS51100輸出I. 8V電壓為DDR供電、PTH05010W共輸出三組電壓，其中2. 5V和I. OV兩組電壓為FPGA信號處理模塊供電、3. 3V為網(wǎng)絡(luò)接口模塊及數(shù)模轉(zhuǎn)換(D/A)模塊供電。本專利技術(shù)合成孔徑雷達回波模擬處理方法、其步驟為 步驟I.配置參數(shù)的寫入上位機經(jīng)網(wǎng)絡(luò)接口模塊通過以太網(wǎng)信號接收單元將發(fā)射信號和多普勒分量存入FPGA信號處理芯片的RAM單元中、將雷達系統(tǒng)參數(shù)及SAR單視復圖像數(shù)據(jù)(RCS)作為場景目標后向散射系數(shù)通過內(nèi)存控制單元存入同步動態(tài)隨機存儲器(DDR)中；步驟2.全場景等效散射系數(shù)的確定首先取第一個脈沖時間，從DDR中讀出系統(tǒng)參數(shù)及場景各目標點后向散射系數(shù)，然后進行2a.瞬時斜距及等距離環(huán)的確定根據(jù)各目標點和雷達平臺坐標，利用兩點距離公式，計算場景中的每個目標點到雷達平臺的瞬時斜距，并根據(jù)瞬時斜距劃分等距離環(huán)；2b.確定各距離環(huán)的等效散射系數(shù)將一個等距離環(huán)內(nèi)的目標點散射系數(shù)疊加以確定該距離環(huán)的等效散射系數(shù)，并依次將各距離環(huán)的等效散射系數(shù)存入RAM單元中、至全場景等效散射系數(shù)確定完；步驟3.系統(tǒng)沖擊響應分量的確定從RAM單元中讀取多普勒分量，并與步驟2b所得全場景等效散射系數(shù)做復數(shù)乘處理，得到該脈沖的系統(tǒng)沖擊響應分量，轉(zhuǎn)步驟4 ；步驟4.時頻變換處理對步驟3所得系統(tǒng)沖擊響應分量進行FFT變換、將系統(tǒng)沖擊響應分量變換到頻域，轉(zhuǎn)步驟5 ;同時返回步驟I進行下一脈沖循環(huán)的處理，至最后一個脈沖循環(huán)完成系統(tǒng)沖擊響應分量的時頻變換完成、轉(zhuǎn)步驟5止；步驟5.發(fā)射信號的時頻變換處理從RAM單元中讀出發(fā)射信號并進行FFT變換、其結(jié)果依次與步驟4所得的每一脈沖循環(huán)的系統(tǒng)沖擊響應分量的頻域信號做復數(shù)乘處理，得到各脈沖循環(huán)回波的頻域信號，其結(jié)果依次轉(zhuǎn)步驟6 ；步驟6.逆時頻變換處理及回波信號的輸出對依次輸入的各脈沖循環(huán)回波的頻域信號分別進行IFFT變換處理，得到各脈沖循環(huán)回波的時域信號，所得各脈沖循環(huán)回波的時域信號按下述情況輸出6a.小場景回波信號的輸出若FPGA可在每一個脈沖間隔時間(PRT)內(nèi)完成步驟4時頻變換處理、步驟5發(fā)射信號的時頻變換處理及步驟6中的逆時頻變換處理流程，則作為小場景回波信號直接通過D/A模塊實時輸出；6b.大場景回波信號的輸出若FPGA在每一個脈沖間隔時間(PRT)內(nèi)無法完成步驟4時頻變換處理、步驟5發(fā)射信號的時頻變換處理及步驟6中的逆時頻變換處理流程，則作為大場景回波信號經(jīng)高速接口(CPCI)控制單元及高速接口模塊，陸續(xù)輸入數(shù)據(jù)記錄儀存儲，至全場景回波信號處理、存儲完畢；步驟7.大場景的回放輸出將步驟6b所得全場景回波信號通過高速接口模塊及高速接口(CPCI)控制單元、D / A控制單元陸續(xù)讀入D / A模塊，通過D / A模塊轉(zhuǎn)換后輸出。本專利技術(shù)回波模擬器由于在主體結(jié)構(gòu)上僅采用單片F(xiàn)PGA+單片DDR及一數(shù)據(jù)記錄儀；FPGA和DDR的用量僅為
技術(shù)介紹
的四分之一，不但大幅度減少了信號的 片間通信量、提高了系統(tǒng)的可靠性，數(shù)據(jù)記錄儀采用又有效提高回波模擬器對回波數(shù)據(jù)的處理量，在回波模擬處理過程中得以通過流水線作業(yè)、實現(xiàn)了大場景回波的模擬及回波的回放輸出，同時也提高了對小場景回波信號的模擬速度、實現(xiàn)本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種合成孔徑雷達回波模擬器，包括FPGA信號處理芯片，同步動態(tài)隨機存儲器，電源模塊，其特征在于該回波模擬器還包括上位機，網(wǎng)絡(luò)接口模塊，D／A模塊，高速接口模塊及數(shù)據(jù)記錄儀；而FPGA信號處理芯片則為一片內(nèi)部含以太網(wǎng)控制單元、RAM單元、回波生成單元、D／A控制單元、內(nèi)存控制單元及高速接口控制單元在內(nèi)的FPGA信號處理芯片；FPGA信號處理芯片內(nèi)的RAM單元與以太網(wǎng)控制單元連接，回波生成單元則分別與RAM單元、高速接口控制單元、內(nèi)存控制單元及D／A控制單元連接；而FPGA信號處理芯片則通過以太網(wǎng)控制單元及網(wǎng)絡(luò)接口模塊與上位機連接，通過內(nèi)存控制單元與同步動態(tài)隨機存儲器連接，通過高速接口控制單元與高速接口模塊連接，通過D／A控制單元與D／A模塊連接；高速接口模塊同時又與數(shù)據(jù)記錄儀連接，電源模塊則對相應的芯片和模塊的提供電源。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：鄭侃，宗竹林，易勇軍，張順生，張軍，
申請(專利權(quán))人：電子科技大學，
類型：發(fā)明
國別省市：