用于直接接合半導體結構的改善的接合表面制造技術

用于直接接合半導體結構的改善的接合表面。將第一半導體結構直接接合到第二半導體結構的方法包括以下步驟：在導電材料對導電材料直接接合工藝中將第一半導體結構的至少一個器件結構直接接合到第二半導體結構的至少一個器件結構。在一些實施方式中，在接合工藝之前，可使所述第一半導體結構的至少一個器件結構突出一距離，以超過所述第一半導體結構上的相鄰的介電材料。在一些實施方式中，所述多個器件結構中的一個或更多個可包括從基礎結構延伸的多個整體突起。使用這些方法來制造接合的半導體結構。

【技術實現步驟摘要】

本專利技術涉及將半導體結構直接接合(bonding)在一起的方法,并且涉及使用這些方法形成的接合的半導體結構。
技術介紹
兩個或更多個半導體結構的三維(3D)集成可對微電子應用產生許多好處。例如，微電子元件的3D集成可導致改善的電性能和功耗，同時減小器件封裝(foot print)的面積。例如參見 P. Garrou 等人的 “The Handbook of3D Integration” (ffiley-VCH(2008) ) 半導體結構的3D集成可通過以下方式進行將半導體裸片(die)附連到一個或更多個另外的半導體裸片(即，裸片到裸片(D2D))，將半導體裸片附連到一個或更多個半導體晶片(即，裸片到晶片(D2W))，以及將半導體晶片附連到一個或更多個另外的半導體晶·片(即，晶片到晶片(W2W))，或其組合。將一個半導體結構接合到另一個半導體結構時所使用的接合技術可按照不同的方式分類，一種方式是在兩個半導體結構之間是否提供了將它們接合在一起的中間材料層，第二種方式是接合界面是否允許電子(即，電流)通過該界面。所謂的“直接接合方法”是這樣的方法，在所述方法中，在兩個半導體結構之間建立直接的固相到固相化學鍵來將它們接合在一起，而不在兩個半導體結構之間使用中間接合材料來將它們接合在一起。已經開發出直接金屬對金屬接合方法，以將第一半導體結構表面處的金屬材料接合至第二半導體結構表面處的金屬材料。直接金屬對金屬接合方法還可按照每種方法進行時的溫度范圍來分類。例如，一些直接金屬對金屬接合方法在相對高的溫度下進行，導致在接合界面處金屬材料至少部分熔融。這些直接接合工藝可能不適用于接合經處理的包括一個或更多個器件結構的半導體結構，因為相對高的溫度會對早期形成的器件結構造成不利影響。“熱壓接合”方法是這樣的直接接合方法，在所述方法中，在二百攝氏度(200° C)至約五百攝氏度(500° C)之間，并且常常在約三百攝氏度(300° C)至約四百攝氏度(400° C)之間的高溫下，在接合表面之間施加壓力。已開發出可在兩百攝氏度(200° C)或更低的溫度下進行的另外的直接接合方法。這些在兩百攝氏度(200° C)或更低的溫度下進行的直接接合工藝在本文中稱為“超低溫”直接接合方法。超低溫直接接合方法可通過仔細去除表面雜質和表面化合物(例如，原生氧化物)并且按照原子級(atomic scale)增加兩個表面之間親密接觸的面積來進行。兩個表面之間親密接觸的面積通常通過以下方式實現對接合表面進行拋光以將表面粗糙度減小至達到接近原子級的值，在接合表面之間施加壓力導致塑性變形，或對接合表面進行拋光和施加壓力二者來獲得這種塑性變形。盡管為了在接合界面處實現合適的接合強度，在其它超低溫直接接合方法中可在接合界面處的接合表面之間施加壓力，但是一些超低溫直接接合方法可在沒有在接合界面處的接合表面之間施加壓力的情況下進行。在接合表面之間施加壓力的超低溫直接接合方法在本領域中常常稱作“表面輔助接合”或“SAB”方法。因此，如本文中所使用的，術語“表面輔助接合”和“SAB”表示并包括通過將第一材料對接第二材料并在兩百攝氏度(200° C)或更低的溫度下在接合界面處的接合表面之間施加壓力來將第一材料直接接合至第二材料的任何直接接合工藝。在一些情況下，即使半導體結構的導電特征之間可能初始建立了可接受的直接金屬對金屬接合，半導體結構中的有源導電特征之間的直接金屬對金屬接合在一段時間之后也會易于出現機械故障或電故障。盡管并非完全理解，據認為，這種故障可能至少部分地由三個有關機制中的一個或更多個引起。這三個有關機制是應變局部化(可能由大晶粒促成)、與變形相關聯的晶粒(grain)生長、以及接合界面處的質量輸送。接合界面處的這種質量輸送可能至少部分地由電遷移、相偏析等引起。電遷移是導電材料中的金屬原子由于電流而引起的遷移。本領域中已經討論了用于改善互連的電遷移壽命的各種方法。例如，用于改善銅互連的電遷移壽命的方法在J. Gambino等人的“Copper Interconnect Technology for the 32 nm Node and Beyond，，(IEEE 2009 Custom Integrated Circuits Conference (CICC),第 141-148 頁)中有所討 論。圖IA和圖IB例示了直接接合方法中可能遇到的問題。參照圖1A，例示了包括器件層12的半導體結構10，該器件層可包括多個器件結構，盡管在簡圖中未例示出這些結構。介電材料14布置在器件層12上方(over)，并且多個凹陷16在期望形成導電元件(諸如導電焊盤、跡線、通路(via)等)的位置處延伸到介電材料14中。因此，導電金屬18(例如，銅或銅合金)沉積在介電材料14上方，使得該導電金屬18填充凹陷16。常常沉積過量的導電金屬18,使得導電金屬層18在介電材料14的主上表面15上方延伸，如圖IA所不。在沉積導電金屬18以形成圖IA所示的半導體結構10之后，從介電材料14的主上表面15去除過量的導電金屬18,以形成如圖IB所不的半導體結構20。在凹陷16中，去除過量的導電金屬18限定了包括導電金屬18的器件結構22。例如，可使用化學機械拋光(CMP)工藝來去除從介電材料14的主上表面15去除的過量的導電金屬18并限定器件結構22。然而,用于從介電材料14的主上表面15去除過量的導電金屬18的CMP工藝,可能會導致器件結構22的暴露表面23相對于周圍介電材料14的主上表面15凹陷。暴露表面23可具有弓形的、凹形形狀，如圖IB所示。這一現象在本領域中常常稱作“碟形凹陷(dishing)”。另外，用于從介電材料14的主上表面15去除過量的導電金屬18的CMP工藝還可能造成在某些位置(諸如間隔近的器件結構22之間的位置26)以及介電材料14的主上表面15上的隨機位置(諸如圖IB所示的位置28)處過度去除介電材料14。這種介電材料14的主上表面15的基本平面(primary plane)之下的介電材料14的過度去除在本領域中常常稱作“腐蝕”。這些碟形凹陷和腐蝕現象可能是由于CMP工藝的不均勻性和/或介電材料14的主上表面15上方的導電金屬層18的初始厚度的不均勻性而造成的。器件結構22的暴露表面23的碟形凹陷以及介電材料14的主上表面15的局部腐蝕可能對隨后在直接接合工藝中在圖IB的半導體結構20與另一個半導體結構(未示出)之間建立的電連接和接合的強度造成不利影響
技術實現思路
提供此
技術實現思路
，從而以簡化形式介紹概念選擇，這些概念將在下面對本專利技術的一些示例性實施方式的詳細描述中進行進一步描述。此
技術實現思路
并非旨在識別要求保護的主題的關鍵特征或基本特征，也并非旨在用于限制要求保護的主題的范圍。在一些實施方式中，本專利技術包括將第一半導體結構直接接合到第二半導體結構的方法。可提供第一半導體結構，所述第一半導體結構包括包含導電材料(例如，金屬或導電非金屬材料，諸如多晶硅，其常常被稱作“多晶硅”)的至少一個器件結構以及與所述至少一個器件結構相鄰布置的介電材料。所述至少一個器件結構和介電材料可在第一半導體結構的接合表面處暴露。所述介電材料在所述第一半導體結構的接合表面處的暴露表面可本文檔來自技高網...

【技術保護點】
一種將第一半導體結構直接接合到第二半導體結構的方法，所述方法包括以下步驟：提供第一半導體結構，所述第一半導體結構包括：包含導電材料的至少一個器件結構，所述至少一個器件結構在所述第一半導體結構的接合表面處暴露，以及在所述第一半導體結構的所述接合表面處暴露的介電材料，所述介電材料與所述第一半導體結構的所述至少一個器件結構相鄰布置，所述介電材料在所述第一半導體結構的所述接合表面處的暴露表面限定所述第一半導體結構的接合平面；使所述第一半導體結構的所述至少一個器件結構從所述第一半導體結構的所述接合平面突出一距離，以超過相鄰的介電材料；提供第二半導體結構，所述第二半導體結構包括：包含導電材料的至少一個器件結構，所述至少一個器件結構在所述第二半導體結構的接合表面處暴露，以及在所述第二半導體結構的所述接合表面處暴露的介電材料，所述介電材料與所述第二半導體結構的所述至少一個器件結構相鄰布置，所述介電材料在所述第二半導體結構的所述接合表面處的暴露表面限定所述第二半導體結構的接合平面；以及在導電材料對導電材料直接接合工藝中將所述第一半導體結構的所述至少一個器件結構直接接合到所述第二半導體結構的所述至少一個器件結構。...

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：瑪麗亞姆·薩達卡，
申請(專利權)人：索泰克公司，
類型：發明
國別省市：