本發明專利技術涉及附有鍍金金屬微細圖案的基材的制造方法，其包括以下工序：準備具有由樹脂構成的支撐表面的基材的工序，在上述支撐表面上形成表面粗糙度為0.5μm以下的底涂樹脂層并在其上通過SAP法形成金屬微細圖案而得到附有金屬微細圖案的基材的工序，在上述金屬微細圖案的至少一部分的表面進行金鍍覆處理的工序；并且，在進行上述金鍍覆處理前的任意階段，對附有金屬微細圖案的基材進行鈀除去處理。
【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及附有鍍金金屬微細圖案的基材的制造方法、使用上述方法制造的附有鍍金金屬微細圖案的基材、尤其涉及母板(motherboard)、內插板(interposer)等印刷配線板以及使用上述印刷配線板的半導體裝置。
技術介紹
近年，伴隨電子設備的高功能化、輕量化、小型化、輕薄化的要求，一直在進行電子部件的高密度集成化、高密度安裝化。這些用于電子設備的印刷配線板的電路配線有高密度化、復雜化的趨勢，并一直在進行電路圖案的微細化。特別是被稱為內插板的印刷配線板的半導體元件搭載面要求電路圖案的微細化。 作為半導體裝置的印刷配線板，已知有母板和內插板。內插板雖然如同母板均為印刷配線板，但其被夾設在半導體元件(裸芯片)或半導體封裝體與母板之間，搭載于母板上。內插板雖然也如同母板那樣可作為安裝半導體封裝體的基板使用，但作為不同于母板的特有的使用方法，作為封裝基板或者模塊基板被使用。封裝基板是指將內插板用作半導體封裝的基板。半導體封裝有如下類型將半導體元件搭載于引線框上，用引線接合連接兩者，用樹脂進行密封的類型；將內插板用作封裝基板，在上述內插板上搭載半導體元件，利用引線接合等方法連接兩者，用樹脂進行密封的類型。將內插板用作封裝基板時，能夠在半導體封裝的母板連接側平面(內插板的下表面一側)配置對母板的連接端子。另外，從內插板的半導體元件連接側到母板連接側，將配線尺寸階段性放大，能夠包埋半導體元件與母板之間的配線尺寸間隙。為了應對電路微細化的進一步發展，還使用多層印刷配線板內插板。將導體電路寬度的距離與電路間的距離稱為線寬和間隙(L/S)。現在，半導體元件內部電路的線寬和間隙已達到亞微米等級，而對于與其連接的內插板的半導體元件連接側最外層電路的連接端子而言，線寬和間隙(L/S)為數十ym/數十μπι左右。另一方面，內插板的母板連接側最外層電路的連接端子的線寬和間隙(L/S)為數百ym/數百ym左右，于此對應的母板的內插板連接側最外層電路的連接端子的線寬和間隙(L/S)也為數百ym/數百μπι左右。另一方面，模塊基板是指作為將多個半導體封裝或者封裝前的半導體元件搭載于單個模塊內的基板被使用。即便是對于模塊基板的半導體元件搭載面，也要求電路的微細化。近年，作為實現印刷配線板的微細電路形成的技術，已開始進行半加成法(SAP法)。SAP法是在芯基板或層間絕緣層的表面進行粗糙化處理，接著實施成為基底的非電解鍍覆處理，利用抗蝕劑形成電鍍用掩模，利用電鍍進行電路形成部的銅增厚后，進行抗蝕劑除去和軟蝕刻，從而在絕緣層上形成電路的方法。應予說明，粗糙化是指對導體電路表面賦予微細的凹凸。另一方面，作為印刷配線板上的電路安裝部分和端子部分等的最終表面處理，進行金鍍覆。作為金鍍覆的代表方法之一，有非電解鎳-金鍍覆法。ENIG法(ElectrolessNickel Immersion Gold)是非電解鎳-金鍍覆法之一,是在非電解金鍍覆處理階段進行置換金鍍覆處理(Immersion Gold)的方法。非電解鎳-金鍍覆法，能夠防止電路、端子部分上的導體材料的擴散，能夠提高耐腐蝕性，防止鎳氧化。另外，作為其他的金鍍覆方法，已開始研究非電解鎳-鈀-金鍍覆法的應用。該方法中，對鍍覆對象采用清潔劑處理等適當的方法進行前處理，然后，賦予鈀催化劑，然后進一步依次進行非電解鎳鍍覆處理、非電解鈀鍍覆處理以及非電解金鍍覆處理。 ENEPIG法(Electroless Nickel Electroless Palladium Immersion Gold)是在非電解鎳-鈀-金鍍覆法的非電解金鍍覆處理階段進行置換鍍金處理(Immersion Gold)的方法(專利文獻I)。非電解鎳-鈀-金鍍覆法能夠防止電路、端子部分的導體材料的擴散和提高耐腐蝕性，防止鎳氧化和防止擴散。另外，非電解鎳-鈀-金鍍覆法通過設置非電解鈀鍍覆被膜，從而能夠防止因金引起的鎳氧化，因此，提高熱負載大的無鉛焊接的可靠性。此外，即便不增加金的膜厚，也不產生鎳擴散，因此與非電解鎳-金鍍覆法相比，能夠低成本化。但是，如果將印刷配線板的電路通過SAP工藝形成后，對上述電路進行利用非電解鎳-金鍍覆處理或者非電解鎳-鈀-金鍍覆處理的非電解金屬鍍覆，則在支撐導體電路的絕緣膜或者基板的樹脂表面的電路周圍金屬異常析出，成為降低鍍覆處理面的品質的原因。特別是為了應對近年的電路配線的高密度化、復雜化，如果將電路微細化，則因在鄰接的配線間或端子間析出的金屬而變得容易產生短路。封裝基板用內插板的半導體元件連接側最外層電路的連接端子，因其線寬和間隙(L/S)狹小，為數十ym/數十ym左右，所以特別容易引發短路。專利文獻2中公開了一種進行非電解銅鍍覆和銅電鍍后，利用蝕刻形成電路圖案，在其電路上進行非電解金屬鍍覆的方法，在上述蝕刻工序與非電解金屬鍍覆工序之間，將含有硝酸、氯離子以及陽離子性聚合物的溶液用作除去附著于樹脂表面的金屬析出催化劑的除去液使用。另外，在專利文獻2中還記在有為了保持絕緣性的情況下進行非電解金屬鍍覆，對于配線間隙狹小的基板，在上述蝕刻工序與非電解金屬鍍覆工序之間在上述除去液的基礎上還用公知的橋接防止液進行作用。然而，即便利用專利文獻2中公開的使用特定除去液的方法和組合使用上述特定除去液和公知橋接防止液的方法，也有可能在利用SAP法形成的電路的表面進行利用非電解鎳-金鍍覆處理或者非電解鎳-鈀-金鍍覆處理的非電解金屬鍍覆時，無法充分防止電路周圍的金屬的異常析出。根據本專利技術人等的研究，認為上述異常析出是因SAP法的工藝中賦予的鈀催化劑及非電解鎳-金鍍覆處理或非電解鎳-鈀-金鍍覆處理的工藝中賦予的鈀催化劑引起的。SAP工藝中，為了提高樹脂表面的非電解鍍覆附著性，在進行非電解鍍覆前賦予非電解鍍覆催化劑。應予說明，非電解鍍覆附著性是指非電解鍍覆金屬的對催化劑的吸附容易度。作為非電解鍍覆催化劑，通常使用鈀催化劑。進行SAP法的樹脂表面由鈀催化劑的附著性良好的樹脂形成，因此如果在電鍍后僅進行軟蝕刻，則在形成電路的樹脂面將殘留鈀金屬殘渣。另外，在非電解鎳-金鍍覆處理或非電解鎳-鈀-金鍍覆處理的工序中，為了提高電路表面的非電解鍍覆附著性，在非電解鎳鍍覆前賦予鈀催化劑。但是，如上所述，形成電路的樹脂面為了提高SAP工藝中的加工性而由鈀催化劑附著性良好的樹脂所形成，因此在該階段所賦予的鈀催化劑，不僅附著于屬于鍍覆對象的電路表面，還附著于電路周圍的樹脂表面。這樣的存在于樹脂表面的鈀催化劑或鈀金屬殘渣將會成為核，在電路周圍的樹脂 面引起異常析出。另外，本專利技術人等判明，組合SAP法和非電解鎳-鈀-金鍍覆處理時，與進行非電解鎳-金鍍覆處理的情況相比，更容易引起大量的異常析出。因此，進行非電解鎳-鈀-金鍍覆處理時，尤其需要防止異常析出。專利文獻I :日本特開2008-144188號公報專利文獻2 :日本特開2005-213547號公報
技術實現思路
本專利技術是鑒于上述實際情況而完成的，本專利技術的目的在于提供一種附有鍍金金屬微細圖案的基材的制造方法，其在SAP工藝中的非電解鍍覆附著性優異，可形成微細電路，并且能夠抑制在非電解鎳-鈀-金鍍覆處理或非電解鎳-金鍍覆處理中的異常析出，能夠提高微細電路的配線間絕緣可靠性和連接可靠性。另外，提供通過上本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：橘賢也，伊藤哲平，三井保明，
申請(專利權)人：住友電木株式會社，
類型：
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。