一種防自激電壓輸出電路制造技術

本實用新型專利技術公開一種防自激電壓輸出電路，第一、第二輸出級功率開關管相連，第一輸出級功率開關管另一端與驅動上拉管相連，第二輸出級功率開關管與驅動下拉管相連，驅動上拉管與驅動下拉管通過第一鉗位管相連，第二鉗位管并聯于第一鉗位管上，第一鉗位管和第二鉗位管各連接一電壓，驅動上拉管及驅動下拉管分別連接第一、第二開關控制信號，由反饋管和反饋控制開關串聯成的第一、第二反饋體分別并聯于第一、第二輸出級功率開關管的兩端，且反饋控制開關上分別相應的設有第三開關控制信號、第四開關控制信號，第二輸出級功率開關管、驅動級下拉管及第一反饋體的反饋管接地，第一輸出級功率開關管、驅動級上拉管和第二反饋體的反饋管連接一電壓輸入端。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種防自激電壓輸出電路。
技術介紹
開關電源或者D類功放輸出為數字信號，輸出級為rail-to - rail結構，并且應用時輸出級直接和電感或者喇叭(喇叭中有很大寄生電感)相連。由于輸出級電壓的快速跳變，在電感的作用下會產生很大的自激電壓，特別是在有大電流輸出的時候，自激電壓尤為明顯，這個自激電壓產生EMI干擾，并且容易損壞芯片。輸出級的rail-to-rail結構是大功率的P型場效應管(PMOS)和N型場效應管(NMOS)作為開關推挽輸出結構，為防止大功率開關管交替開關時產生巨大的脈沖電流(Glitch)，所以在控制兩個開關管時先將其中一個關掉再將另一個打開，即·break-before-make,這個過程中存在一個死區(dead zone),即有段短暫時間PMOS和NMOS同時處于關斷狀態，在這期間與輸出級相連的電感失去了延續電流的通路，由于電感的電流慣性作用，使得輸出接點產生高于電源或者低于地的電壓，這就是自激電壓。要抑制自激電壓的產生就要盡量消除死區時間，也就是去掉break-before-make控制，但若沒有break-before-make控制就會產生從電源到地的glitch電流,這將影響電源電壓的穩定，甚至會損壞電源。本技術旨在消除這兩點之間的矛盾，既要防止巨大的glitch電流的產生又要抑制自激電壓。新型內容由于現有技術的上述問題，本技術提出一種防自激電壓輸出電路，其可以有效的解決現有技術的上述問題，實現防止巨大的glitch電流的產生又抑制自激電壓。本技術通過以下技術方案解決上述問題—種防自激電壓輸出電路，其中，第一輸出級功率開關管一端與第二輸出級功率開關管相連，且兩者間連接有一電壓輸出端，該第一輸出級功率開關管另一端與驅動上拉管和第一鉗位管相連，第二輸出級功率開關管與驅動下拉管相連，該驅動上拉管與驅動下拉管通過一第一鉗位管相連，第二鉗位管并聯于第一鉗位管上，且該第一鉗位管和第二鉗位管各連接一電壓，該驅動上拉管及驅動下拉管分別連接第一開關控制信號、第二開關控制信號，由反饋管和反饋控制開關串聯成的第一反饋體、第二反饋體分別并聯于第一輸出級功率開關管、第二輸出級功率開關管的兩端，且反饋控制開關上各分別相應的設有第三開關控制信號、第四開關控制信號，第二輸出級功率開關管、驅動級下拉管及第一反饋體的反饋管接地，第一輸出級功率開關管、驅動級上拉管和第二反饋體的反饋管連接一電壓輸入端。作為本技術的進一步特征，第一輸出級功率開關管、驅動級上拉管、第二鉗位管、第二反饋體的反饋管、第二反饋體的反饋控制開關依次為第一、第二、第三、第四、第五P型場效應管；第二輸出級功率開關管、驅動級下拉管、第一鉗位管、第一反饋體的反饋管、第一反饋體的反饋控制開關依次為第一、第二、第三、第四、第五N型場效應管。作為本技術的進一步特征，第一 P型場效應管的源極連接一電壓輸入端，其柵極連接第二 P型場效應管的漏極和第三N型場效應管的漏極，其漏極連接一電壓輸出端及第一 N型場效應管的漏極；第二 N型場效應管的漏極連接第一 N型場效應管的柵極和第三N型場效應管的源極，其源極接地且其柵極連接第二開關控制信號；第二 P型場效應管的柵極連接第一開關控制信號，其源極連接一電壓輸入端，其漏極與第三N型場效應管的漏極相連；第三P型場效應管的源極和漏極分別連接第一 P型場效應管的柵極和第一 N型場效應管的柵極，其柵極和第三N型場效應管的柵極分別連接一電壓輸入端； 第五N型場效應管的漏極與第一 P型場效應管的柵極相連，其柵極連接一第三開關控制信號，其源極連接第四N型場效應管的漏極，該第四N型場效應管的柵極與第一 P型場效應管的漏極和電壓輸出端相連，其源極接地；第四P型場效應管的源極連接一電壓輸入端，其柵極連接電壓輸出端和第一 N型場效應管的漏極，其漏極連接第五P型場效應管的源極，且該第五P型場效應管的柵極連接第四開關控制信號，其漏極與第一 N型場效應管的柵極相連。作為本技術的進一步特征，第三P型場效應管柵極連接的電壓輸入端的電壓用以下公式表示Vp= Vdd-2X (Vthp+ Vsatp)，其中Vdd為電源電壓，Vthp為第三P型場效應管的閾值電壓，Vsatp為第三P型場效應管的過驅動電壓。作為本技術的進一步特征，第三N型場效應管柵極連接的電壓輸入端的電壓用以下公式表示Vn=2X (Vthn+ Vsatn)，其中Vthn為第三N型場效應管的閾值電壓，Vsatn為第三N型場效應管的過驅動電壓。作為本技術的進一步特征，第一開關控制信號、第二開關控制信號、第三開關控制信號、第四開關控制信號按照第三控制信號、第一控制信號、第四控制信號、第二控制信號的順序進行。由于使用了上述技術手段，本技術的優點如下本技術精確的控制P型場效應管和N型場效應管的控制電壓時序，使得P型場效應管的關斷和N型場效應管打開，或者P型場效應管的打開和N型場效應管關斷有著極端時間的交疊，這樣既消除了死區時間同時避免了大的脈沖電流。附圖說明圖I為本技術的結構示意圖；圖2為本技術的輸出級和驅動級電路圖；圖3為本技術的時序控制電路圖；圖4為本技術的開關控制信號時序圖；圖5為本技術的輸出級和驅動級各節點信號波形。圖中1，第一輸出及功率開關管；2，第二輸出級功率開關管；3，驅動上拉管；4，驅動下拉管；5，第一鉗位管；6，第二鉗位管；7，第一反饋體；8，第二反饋體；9，反饋控制開關；10，反饋管；11，電壓輸出端；12，第一開關控制信號；13，第二開關控制信號；14，第三控制開關信號；15，第四開關控制信號具體實施方式下面結合具體實施方式，詳細描述本技術。結合圖I所示，為本技術的結構示意圖，其中，第一輸出級功率開關管I與第二輸出級功率開關管2相連，且兩者間連接有一電壓輸出端11，該第一輸出級功率開關管I與驅動上拉管3相連，第二輸出級功率開關管2與驅動下拉管4相連，該驅動上拉管3與驅動下拉管4通過一第一鉗位管5相連，第二鉗位管6并聯于第一鉗位管5上，且該第一鉗位管5和第二鉗位管6分別連接一電壓Vn、Vp,該驅動上拉管3及驅動下拉管4分別連接一第一開關控制信號12、第二開關控制信號13，由反饋管10和反饋控制開關9串聯成的第一反饋體7、第二反饋體8分別并聯于第一輸出級功率開關管I、第二輸出級功率開關管2的兩端，且反饋控制開關9上各分別相應的設有第三開關控制信號14、第四開關控制信號15，第二輸出級功率開關管2、驅動級下拉管4及第一反饋體7的反饋管10接地，第一輸出級功率開關管I、驅動級上拉管3和第二反饋體8的反饋管10連接一電壓輸入端?！て渲?，第一輸出級功率開關管I、驅動級上拉管3、第二鉗位管6、第二反饋體的反饋管10、第二反饋體的反饋控制開關9依次為第一、第二、第三、第四、第五P型場效應管(PMOSI、PM0S2、PM0S3、PM0S4、PM0S5 )；第二輸出級功率開關管2、驅動級下拉管4、第一鉗位管5、第一反饋體的反饋管10、第一反饋體的反饋控制開關9依次為第一、第二、第三、第四、第五 N 型場效應管(NM0S1、NM0S2、NM0S3、NM0S4、NM0S5)。結合圖2和圖3所述，其具體的連接本文檔來自技高網...

【技術保護點】
一種防自激電壓輸出電路，其特征在于：其中第一輸出級功率開關管一端與第二輸出級功率開關管相連，且兩者間連接有一電壓輸出端，該第一輸出級功率開關管另一端與驅動上拉管和第一鉗位管相連，所述第二輸出級功率開關管與驅動下拉管相連，該驅動上拉管與驅動下拉管通過一第一鉗位管相連，第二鉗位管并聯于所述第一鉗位管上，且該第一鉗位管和第二鉗位管各連接一電壓，所述驅動上拉管及驅動下拉管分別連接一第一開關控制信號、第二開關控制信號，由反饋管和反饋控制開關串聯成的第一反饋體、第二反饋體分別并聯于所述第一輸出級功率開關管、第二輸出級功率開關管的兩端，且反饋控制開關上各分別相應的設有第三開關控制信號、第四開關控制信號，所述第二輸出級功率開關管、驅動級下拉管及第一反饋體的反饋管接地，所述第一輸出級功率開關管、驅動級上拉管和第二反饋體的反饋管連接一電壓輸入端。

【技術特征摘要】

【專利技術屬性】
技術研發人員：鞠建宏，張遠斌，
申請(專利權)人：帝奧微電子有限公司，
類型：實用新型
國別省市：