不受工藝偏差影響的精密恒流源中的溫度補償電路制造技術

本發明專利技術涉及一種不受工藝偏差影響的精密恒流源中的溫度補償電路，其解決了以往的技術受工藝偏差影響以至于電流源精度低、穩定性差的問題。本發明專利技術結構合理，效果明顯，實施方便，利于推廣應用。

【技術實現步驟摘要】
本專利技術應用于集成電路設計中的模擬集成電路和混合集成電路設計領域，尤其應用在模擬或混合設計中對恒流源有很高精度要求的芯片設計中，例如多位高精度的ADC、DAC或回路供電儀表等芯片的設計中。
技術介紹
在集成電路設計的行業里，一直以來基準電壓源和基準電流源是模擬集成電路和混合集成電路設計中的關鍵模塊，廣泛應用于數模轉換器、振蕩器、放大器等電路中，它們的精度會直接影響芯片整體的性能。尤其是在多位高精度的ADC和DAC芯片的設計中，對基準電流源的精度有著極高的要求。高精度、高穩定性的基準電流源支撐著高性能電路，所以設計一款高精度基準電流源有著十分重要的現實意義。其中電流的溫度補償技術是實現高精度恒流源的關鍵技術。 目前國內外對基準電流源的研究比較少，報道中還沒有成熟的電路結構可以產生IOppm/°C以內的基準電流源。通用的產生基準電流源的方法是在基準電壓的基礎上通過一個電阻將電壓信號轉換成電流信號，所以電阻的精度也直接影響著恒流源的精度。電阻是一個對工藝和溫度極其敏感的量，大部分的模擬或混合芯片的設計都會對這種直接影響精度的電阻進行修調，讓其精度達到一個比較精確的指標，要想進一步提高精度則需要引入溫度補償技術。傳統電流源溫度補償的方法是利用分支電流的正、負溫度系數簡單地疊加進行兩級溫度補償，這種溫度補償方法需要引入四個補償參數的變量，難于同時控制，而且受工藝偏差的影響，補償后的電流源溫度系數不慎理想。然而隨著集成電路的飛速發展，模擬或混合芯片對精度的要求越來越高，研究一種不受工藝偏差影響的的電流溫度補償技術會對行業的發展起到關鍵性的作用。
技術實現思路
專利技術目的本專利技術涉及一種不受工藝偏差影響的精密恒流源中的溫度補償電路，其目的是解決以往的技術受工藝偏差影響以至于電流源精度低、穩定性差的問題。技術方案本專利技術是通過以下技術方案實現的 一種不受工藝偏差影響的精密恒流源中的溫度補償電路，其特征在于該電路由電阻分壓器及多個晶體管構成；電阻分壓器為串聯在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準電壓，R3另一端接地；第一 PMOS晶體管PU NMOS晶體管NI和第四電阻R4產生一支路電流，PMOS晶體管Pl的源接電源VCC，柵漏短接，接第一 NMOS晶體管NI的漏端，第一 NMOS晶體管NI的柵接2. 5V基準電壓，第一 NMOS晶體管NI的源接第四電阻R4的一端，第四電阻R4另一端接地；第二 PMOS晶體管P2和第一 NPN型晶體管Ql以及第二 NPN型晶體管Q2組成一條支路，第二 PMOS晶體管P2的源端接電源VCC，柵接第一PMOS晶體管Pl的柵，第一 NPN型晶體管Ql的基極和集電極短接接第二 PMOS晶體管P2的漏端，第二 NPN型晶體管Q2基極和集電極短接接第一 NPN型晶體管Ql的發射極，第二 NPN型晶體管Q2的發射極接地，第二 PMOS晶體管P2的漏端引出電壓信號Vtemp ;第三PMOS晶體管P3和第二 NMOS晶體管N2組成支路，第三PMOS晶體管P3的源端接電源VCC，柵接第一PMOS晶體管Pl的柵，第二 NMOS晶體管N2柵漏短接接第三PMOS晶體管P3的漏，源端接地；第三PMOS晶體管P3的漏端引出電壓信號VB ； 第四PMOS晶體管P4、第五PMOS晶體管P5、第七PMOS晶體管P7、第八PMOS晶體管P8和第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5組成一個比較器，第五NMOS晶體管N5為差分對提供尾電流，柵接電壓VB，源極接地，第三NMOS晶體管N3和第四NMOS晶體管N4是比較器的差分對，第三NMOS晶體管N3和第四NMOS晶體管N4的源端接在一起然后一起接第五NMOS晶體管N5的漏端，第三NMOS晶體管N3的柵接I. 6V，第四NMOS晶體管N4的柵接電壓信號Vtemp，負載管第七PMOS晶體管P7的柵漏短接接第三NMOS晶體管N3的漏端，負載管第八PMOS晶體管P8的柵接第七PMOS晶體管P7的柵，漏接第四NMOS晶體管N4的漏，第四PMOS晶體管P4柵漏短接接第七PMOS晶體管P7的源，第四PMOS晶體管P4的源接電源VCC，第五PMOS晶體管P5柵漏短接接第八PMOS晶體管P8的源，第五PMOS晶體管P5的源接電源VCC ； 第九PMOS晶體管P9、第十PMOS晶體管P10、第十二 PMOS晶體管P12、第十三PMOS晶體管P13和第六NMOS晶體管N6、第七NMOS晶體管N7、第八NMOS晶體管N8組成一個比較器，第八NMOS晶體管N8為差分對提供尾電流，柵接電壓VB，源極接地；第六NMOS晶體管N6、第七NMOS晶體管N7是比較器的差分對，第六NMOS晶體管N6和第七NMOS晶體管N7的源端接一起后再接第八NMOS晶體管N8的漏端，第六NMOS晶體管N6的柵接I. 0V,第七NMOS晶體管N7的柵接Vtemp，負載管第十二 PMOS晶體管P12的柵漏短接接第七NMOS晶體管N7的漏端，負載管第十三PMOS晶體管P13的柵接第十二 PMOS晶體管P12的柵，第十三PMOS晶體管P13的漏接第六NMOS晶體管N6的漏，第九PMOS晶體管P9柵漏短接接第十二 PMOS晶體管P12的源，第九PMOS晶體管P9的源接電源VCC，第十PMOS晶體管PlO柵漏短接接第十三PMOS晶體管P13的源，第十PMOS晶體管PlO的源接電源VCC ;第六PMOS晶體管P6的柵接比較器(I)中第五PMOS晶體管P5的柵，第六PMOS晶體管P6的源接電源VCC，第i^一PMOS晶體管Pll的柵接比較器(2)中第十PMOS晶體管PlO的柵，第i^一 PMOS晶體管Pll的源接電源VCC，第六PMOS晶體管P6和第i^一 PMOS晶體管Pll的漏端接在一起。優點及效果本專利技術提供一種不受工藝偏差影響的精密恒流源中的溫度補償電路，這種補償電路不受工藝偏差影響，避免了電流直接受某電阻阻值和某晶體管影響的問題，在原本呈現拋物線形狀恒流源溫度曲線的低溫段和高溫段進行電流補償，使得恒流源在各個工藝角的溫度系數均在8ppm/°C以內。本專利技術的具體優點如下 (I)不受工藝偏差的影響，補償電流的特性不受電阻阻值或晶體管的工藝偏差造成的影響。(2)本專利技術提出的電路設計方法簡單，能夠被設計者很容易地應用于集成電路模擬和混合電路的設計當中。附圖說明 圖I為傳統的電流疊加型溫度補償電路 圖2為專利技術的不受工藝偏差影響的精密恒流源中的溫度補償電路圖3為使用運放結構產生的恒流源電路圖。具體實施例方式下面結合附圖對本專利技術做進一步的說明 如圖I所示，本專利技術提供一種不受工藝偏差影響的精密恒流源中的溫度補償電路，其特征在于該電路由電阻分壓器及多個晶體管構成；電阻分壓器為串聯在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準電壓，R3另一端接地，Rl和R2間產生I. 6V電壓，R2和R3間產生I. OV電壓；第一 PMOS晶體管PU NMOS晶體管NI和第四電阻R4產生一支路電流，PMOS晶體管Pl的源接電源VCC，柵漏短接，接第一 NMOS晶體管NI的漏端，第一 NMOS晶體管NI的柵接2. 5V基準電壓，第一 NMOS晶體管NI的源接第四電本文檔來自技高網...

【技術保護點】
一種不受工藝偏差影響的精密恒流源中的溫度補償電路，其特征在于：該電路由電阻分壓器及多個晶體管構成；電阻分壓器為串聯在一起的第一電阻R1、第二電阻R2和第三電阻R3，R1的一端接2.5V基準電壓，R3另一端接地；第一PMOS晶體管P1、？NMOS晶體管N1和第四電阻R4產生一支路電流，PMOS晶體管P1的源接電源VCC，柵漏短接，接第一NMOS晶體管N1的漏端，第一NMOS晶體管N1的柵接2.5V基準電壓，第一NMOS晶體管N1的源接第四電阻R4的一端，第四電阻R4另一端接地；第二PMOS晶體管P2和第一NPN型晶體管Q1以及第二NPN型晶體管Q2組成一條支路，第二PMOS晶體管P2的源端接電源VCC，柵接第一PMOS晶體管P1的柵，第一NPN型晶體管Q1的基極和集電極短接接第二PMOS晶體管P2的漏端，第二NPN型晶體管Q2基極和集電極短接接第一NPN型晶體管Q1的發射極，第二NPN型晶體管Q2的發射極接地，第二PMOS晶體管P2的漏端引出電壓信號Vtemp；第三PMOS晶體管P3和第二NMOS晶體管N2組成支路，第三PMOS晶體管P3的源端接電源VCC，柵接第一PMOS晶體管P1的柵，第二NMOS晶體管N2柵漏短接接第三PMOS晶體管P3的漏，源端接地；第三PMOS晶體管P3的漏端引出電壓信號VB；第四PMOS晶體管P4、第五PMOS晶體管P5、第七PMOS晶體管P7、第八PMOS晶體管P8和第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5組成一個比較器，第五NMOS晶體管N5為差分對提供尾電流，柵接電壓VB，源極接地，第三NMOS晶體管N3和第四NMOS晶體管N4是比較器的差分對，第三NMOS晶體管N3和第四NMOS晶體管N4的源端接在一起然后一起接第五NMOS晶體管N5的漏端，第三NMOS晶體管N3的柵接1.6V，第四NMOS晶體管N4的柵接電壓信號Vtemp，負載管第七PMOS晶體管P7的柵漏短接接第三NMOS晶體管N3的漏端，負載管第八PMOS晶體管P8的柵接第七PMOS晶體管P7的柵，漏接第四NMOS晶體管N4的漏，第四PMOS晶體管P4柵漏短接接第七PMOS晶體管P7的源，第四PMOS晶體管P4的源接電源VCC，第五PMOS晶體管P5柵漏短接接第八PMOS晶體管P8的源，第五PMOS晶體管P5的源接電源VCC；第九PMOS晶體管P9、第十PMOS晶體管P10、第十二PMOS晶體管P12、第十三PMOS晶體管P13和第六NMOS晶體管N6、第七NMOS晶體管N7、第八NMOS晶體管N8組成一個比較器，第八NMOS晶體管N8為差分對提供尾電流，柵接電壓VB，源極接地；第六NMOS晶體管N6、第七NMOS晶體管N7是比較器的差分對，第六NMOS晶體管N6和第七NMOS晶體管N7的源端接一起后再接第八NMOS晶體管N8的漏端，第六NMOS晶體管N6的柵接1.0V，第七NMOS晶體管N7的柵接Vtemp，負載管第十二PMOS晶體管P12的柵漏短接接第七NMOS晶體管N7的漏端，負載管第十三PMOS晶體管P13的柵接第十二PMOS晶體管P12的柵，第十三PMOS晶體管P13的漏接第六NMOS晶體管N6的漏，第九PMOS晶體管P9柵漏短接接第十二PMOS晶體管P12的源，第九PMOS晶體管P9的源接電源VCC，第十PMOS晶體管P10柵漏短接接第十三PMOS晶體管P13的源，第十PMOS晶體管P10的源接電源VCC；第六PMOS晶體管P6的柵接比較器（1）中第五PMOS晶體管P5的柵，第六PMOS晶體管P6的源接電源VCC，第十一PMOS晶體管P11的柵接比較器（2）中第十PMOS晶體管P10的柵，第十一PMOS晶體管P11的源接電源VCC，第六PMOS晶體管P6和第十一PMOS晶體管P11的漏端接在一起。...

【技術特征摘要】
1.一種不受工藝偏差影響的精密恒流源中的溫度補償電路，其特征在于該電路由電阻分壓器及多個晶體管構成；電阻分壓器為串聯在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準電壓，R3另一端接地；第一 PMOS晶體管PU NMOS晶體管NI和第四電阻R4產生一支路電流，PMOS晶體管Pl的源接電源VCC，柵漏短接，接第一 NMOS晶體管NI的漏端，第一 NMOS晶體管NI的柵接2. 5V基準電壓，第一 NMOS晶體管NI的源接第四電阻R4的一端，第四電阻R4另一端接地；第二 PMOS晶體管P2和第一 NPN型晶體管Ql以及第二 NPN型晶體管Q2組成一條支路，第二 PMOS晶體管P2的源端接電源VCC，柵接第一PMOS晶體管Pl的柵，第一 NPN型晶體管Ql的基極和集電極短接接第二 PMOS晶體管P2的漏端，第二 NPN型晶體管Q2基極和集電極短接接第一 NPN型晶體管Ql的發射極，第二 NPN型晶體管Q2的發射極接地，第二 PMOS晶體管P2的漏端引出電壓信號Vtemp ;第三PMOS晶體管P3和第二 NMOS晶體管N2組成支路，第三PMOS晶體管P3的源端接電源VCC，柵接第一 PMOS晶體管Pl的柵，第二 NMOS晶體管N2柵漏短接接第三PMOS晶體管P3的漏，源端接地；第三PMOS晶體管P3的漏端引出電壓信號VB ； 第四PMOS晶體管P4、第五PMOS晶體管P5、第七PMOS晶體管P7、第八PMOS晶體管P8和第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5組成一個比較器，第五NMOS晶體管N5為差分對提供尾電流，柵接電壓VB，源極接地，第三NMOS晶體管N3和第四NMOS晶體管N4是比較器的差分對，第三NMOS晶體管N3和第四NMOS晶體管N4的源端接在一起然后一起接第五NMOS晶體管N5的漏端，第三NMOS晶體管N3的柵接I. 6V，第四NMOS晶體...

【專利技術屬性】
技術研發人員：辛曉寧，
申請(專利權)人：沈陽工業大學，
類型：發明
國別省市：