本發明專利技術公開了一種DC-DC電源芯片的外圍電路，所述電源芯片為ISL8036A，包括雙路3A輸出電路和單路6A輸出電路，CPU采用3.3V總輸入供電，2.5V和1.8V可以由單顆ISL8036A輸出，使能EN都由3.3V控制；而1.2V采用雙路模式6A負載能力，使能采用1.8V控制同時將電源芯片的SS管腳外接一個6.8nF電容（不大于33nF）到地，這樣可以保證CPU正常啟動。
【技術實現步驟摘要】
本專利技術涉及芯片電路技術，尤其涉及一種DC-DC電源芯片的外圍電路。
技術介紹
CPU傳統的電源設計通常是利用三極管或者CPLD、FPGA控制電源的上電順序。而CPU所需的電源一般是3. 3V、2. 5V、1. 8V、1. 2V，一般要求外圍3. 3V先上電，然后是2. 5V、1.8V,最后是核電壓I. 2V，并且對核電壓I. 2V上升時間有嚴格要求，比如要求I. 2V電壓的 上升沿不能大于2ms，否則CPU啟動將出現一定概率的異常現象。Intersil公司的ISL8036A是雙路3A電流輸出的降壓電源控制器，工作頻率為2.5MHz,電源電壓2. 8V-6V，效率高達95%，輸出精度2%，電流共享模式可達6A電流，外部同步高達6MHz，內部具有數字軟起動I. 5ms，主要用在DC/DC POL模塊，uC/uP，FPGA和DSP電源，路由器和交換機的插入DC/DC模塊，測試和測量系統，鋰離子電池供電的設備以及條形碼閱讀器等。參看圖I所示，ISL8036A的管腳定義及管腳編號如下 LX2(1, 24):通道2的轉換節點連接，為V0UT2連接電感器的一端。PGND2 (22，23):通道2的負極電源供給。EN2 (4):整流器通道2的使能管腳，管腳拉高時驅動V0UT2輸出，管腳拉低時關閉V0UT2,使輸出電容器放電，該管腳不可懸空。PG2 (5):輸出端的ms計時器，電源升高或者EN HI狀態，該管腳對于V0UT2電壓具有Ims延時的利于電源信號。FB2(6):通道2整流器的反饋網絡，可與FBI端(當前共享)連接。COMP (7):需要一個額外的穿過COMP和SGND的外部網絡來改進放大器通道平行運作的循環補償，軟啟動管腳應該與外部電容器連接，COMP是雙模式運作并使用內部補償的NC，如果SS管腳與CSS連接(沒有連接VIN)，外部補償自動啟動。在COMP管腳上連接一個外部的RC網絡以得到平行模式運作。NC⑶沒有連接管腳，請與GND連接。FBl (9):通道I整流器的反饋網絡，FBl是跨導錯誤放大器的負極輸入，輸出電壓由與FBl連接的外部電阻器分離器設置，用一個合適的分離器，電壓輸出可以介于電源導軌(通過轉換器損益降低)和O. 8V的參考值之間，具有一個內部補償機制以實現典型的應用。另外，利于電源的整流器和電壓不足的保護電路利用FBl監測通道I的整流器的輸出電壓。SGND(IO):系統接地端。PGl(Il) :ms計時器輸出，在電源升高或者EN HI狀態，該管腳對于VOUTl電壓具有Ims延時的利于電源信號。SYNC(12):與邏輯高或輸入電壓VIN連接，為實現外部同步與外部功能發生器連接，負極邊緣激活，該管腳不可懸空，不可拉低(或者與SGND連接)。ENl (13):通道I調整器的使能管腳。管腳拉高時驅動VOUTl輸出，管腳拉低時關閉V0UT1,使輸出電容器放電,該管腳不可懸空。SS (14):用于調整軟啟動時間，當SS與VIN連接，SS時間是I. 5ms，SS管腳僅通過雙模式運行與VIN連接，SS管腳僅通過平行運行模式與CSS連接，使用外部補償方式，在SS與SGND之間連接電容器調整軟啟動時間(當前共享)，CSS不能大于33nF，與內部5 μ A電流源一起的電容設定轉換器軟啟動的間隔tss CSS[μ F]=6. 25 · tss[s] VDD(15):邏輯輸入供給電壓，VDD與VIN+0. 3/-0. 5V相同。PGNDl (20，21):通道 I 負極電壓。LXl (18，19):通道I的轉換節點連接，為VOUTl連接電感器的一端。·VINl (16, 17), VIN2(2, 3):輸入電壓端，每個通道中通過22 μ F的陶瓷電容接地。PAD (25):暴露在外的PAD與SGND管腳連接以獲得合適的電氣性能，盡可能增加偏置以優化熱性能。
技術實現思路
本專利技術的目的是提供一種DC-DC電源芯片的電路，不但可以實現上電順序控制，而且可以控制其上升沿時間，確保CPU正常啟動。本專利技術的目的是通過下述技術方案實現的 一種DC-DC電源芯片的外圍電路，所述電源芯片為ISL8036A，包括雙路3Α輸出電路和單路6Α輸出電路，其中 所述雙路3Α輸出電路中，所述電源芯片的LX2管腳與第二電感L2的一端連接，第二電感L2的另一端依次通過第九電容C9、第十三電阻R13后接地，所述第二電感L2的另一端還依次通過第四電阻R4、第九電阻R9、第十三電阻R13后接地，所述第二電感L2的另一端還通過并聯后的第i^一電容CU、第十二電容C12后接地，并聯后的第^^一電容CU、第十二電容C12的正極板接I. 8V電源； 所述雙路3A輸出電路中，所述電源芯片的VIN2管腳和EN2管腳分別通過第十三電容C13接地，第十三電容C13的正極板接3. 3V電源；所述電源芯片的FB2管腳通過第十三電阻Rl3接地，EP管腳接地； 所述雙路3A輸出電路中，所述電源芯片的COMP管腳依次通過第十二電阻R12和第十八電容C18后接地，NC管腳和SGND接地，SYNC管腳依次通過第十電阻RlO后接3. 3V電源，ENl管腳、SS管腳、VDD管腳、VINl管腳分別連接3. 3V電源； 所述雙路3A輸出電路中，所述電源芯片的LXl與第三電感L3的一端連接，第三電感L3的另一端依次連接第五電阻R5、第十一電阻R11、第十四電阻R14后接地，所述第三電感L3的另一端還通過第十四電容C14與FBl管腳連接，所述第三電感L3的另一端還通過第十四電容C14、第十四電阻R14后接地，所述第三電感L3的另一端還通過并聯后的第十五電容C15和第十六電容C16后接地，并聯后的第十五電容C15、第十六電容C16的正極板接2. 5V電源； 所述雙路3A輸出電路中，所述電源芯片的PGNDl管腳和PGND2管腳全部接地，并通過第五電容C5接3. 3V電源；所述單路6A輸出電路中，所述電源芯片的LX2管腳與第六電感L6的一端連接，第六電感L6的另一端通過并聯后的第二十七電容C27、第二十八電容C28后接地，并聯后的第二十七電容C27、第二十八電容C28的正極板接I. 2V電源； 所述單路6A輸出電路中，所述電源芯片的EP管腳、NC管腳、SGND管腳接地，COMP管腳通過第二十二電阻R22和第三十六電容C36后接地； 所述單路6A輸出電路中，所述電源芯片的VINl管腳、VDD管腳接3. 3V電源，SS管腳通過第三十三電容C33接地，ENl管腳接I. 8V電源并通過第十九電阻R19與SYNC管腳連接；所述單路6A輸出電路中，所述電源芯片的LXl與第八電感L8的一端連接，第八電感L8的另一端依次連接第十六電阻R16、第二十電阻R20、第二十四電阻R24后接地，所述第八電感L8的另一端還通過第三十四電容C34分別與FBl管腳、FB2管腳連接，所述第八電感L8的另一端還通過第三十四電容C34、第二十四電阻R24后接地，所述第八電感L8的另一端還通過并聯后的第三十電容C30和第三i^一電容C31后接地，并聯后的第三十電容C30、第 Si電容C31的正極板接I. 2V電源。上述DC-DC電源芯片的外圍電路，其中，第二電感L2為14&第十三電容(13為22 μ F，第本文檔來自技高網...
【技術保護點】
一種DC？DC電源芯片的外圍電路，所述電源芯片為ISL8036A，其特征在于，包括雙路3A輸出電路和單路6A輸出電路，其中：所述雙路3A輸出電路中，所述電源芯片的LX2管腳與第二電感L2的一端連接，第二電感L2的另一端依次通過第九電容C9、第十三電阻R13后接地，所述第二電感L2的另一端還依次通過第四電阻R4、第九電阻R9、第十三電阻R13后接地，所述第二電感？L2的另一端還通過并聯后的第十一電容C11、第十二電容C12后接地，并聯后的第十一電容C11、第十二電容C12的正極板接1.8V電源；所述雙路3A輸出電路中，所述電源芯片的VIN2管腳和EN2管腳分別通過第十三電容C13接地，第十三電容C13的正極板接3.3V電源；所述電源芯片的FB2管腳通過第十三電阻R13接地，EP管腳接地；所述雙路3A輸出電路中，所述電源芯片的COMP管腳依次通過第十二電阻R12和第十八電容C18后接地，NC管腳和SGND接地，SYNC管腳依次通過第十電阻R10后接3.3V電源，EN1管腳、SS管腳、VDD管腳、VIN1管腳分別連接3.3V電源；所述雙路3A輸出電路中，所述電源芯片的LX1與第三電感L3的一端連接，第三電感L3的另一端依次連接第五電阻R5、第十一電阻R11、第十四電阻R14后接地，所述第三電感L3的另一端還通過第十四電容C14與FB1管腳連接，所述第三電感L3的另一端還通過第十四電容C14、第十四電阻R14后接地，所述第三電感L3的另一端還通過并聯后的第十五電容C15和第十六電容C16后接地，并聯后的第十五電容C15、第十六電容C16的正極板接2.5V電源；所述雙路3A輸出電路中，所述電源芯片的PGND1管腳和PGND2管腳全部接地，并通過第五電容C5接3.3V電源；所述單路6A輸出電路中，所述電源芯片的LX2管腳與第六電感L6的一端連接，第六電感L6的另一端通過并聯后的第二十七電容C27、第二十八電容C28后接地，并聯后的第二十七電容C27、第二十八電容C28的正極板接1.2V電源；所述單路6A輸出電路中，所述電源芯片的EP管腳、NC管腳、SGND管腳接地，COMP管腳通過第二十二電阻R22和第三十六電容C36后接地；所述單路6A輸出電路中，所述電源芯片的VIN1管腳、VDD管腳接3.3V電源，SS管腳通過第三十三電容C33接地，EN1管腳接1.8V電源并通過第十九電阻R19與SYNC管腳連接；所述單路6A輸出電路中，所述電源芯片的LX1與第八電感L8的一端連接，第八電感L8的另一端依次連接第十六電阻R16、第二十電阻R20、第二十四電阻R24后接地，所述第八電感L8的另一端還通過第三十四電容C34分別與FB1管腳、FB2管腳連接，所述第八電感L8的另一端還通過第三十四電容C34、第二十四電阻R24后接地，所述第八電感L8的另一端還通過并聯后的第三十電容C30和第三十一電容C31后接地，并聯后的第三十電容C30、第三十一電容C31的正極板接1.2V電源。...
【技術特征摘要】
1.一種DC-DC電源芯片的外圍電路，所述電源芯片為ISL8036A，其特征在于，包括雙路3A輸出電路和單路6A輸出電路，其中 所述雙路3A輸出電路中，所述電源芯片的LX2管腳與第二電感L2的一端連接，第二電感L2的另一端依次通過第九電容C9、第十三電阻R13后接地，所述第二電感L2的另一端還依次通過第四電阻R4、第九電阻R9、第十三電阻R13后接地，所述第二電感L2的另一端還通過并聯后的第i^一電容CU、第十二電容C12后接地，并聯后的第^^一電容CU、第十二電容C12的正極板接I. 8V電源； 所述雙路3A輸出電路中，所述電源芯片的VIN2管腳和EN2管腳分別通過第十三電容C13接地，第十三電容C13的正極板接3. 3V電源；所述電源芯片的FB2管腳通過第十三電阻Rl3接地，EP管腳接地； 所述雙路3A輸出電路中，所述電源芯片的COMP管腳依次通過第十二電阻R12和第十八電容C18后接地，NC管腳和SGND接地，SYNC管腳依次通過第十電阻RlO后接3. 3V電源，ENl管腳、SS管腳、VDD管腳、VINl管腳分別連接3. 3V電源； 所述雙路3A輸出電路中，所述電源芯片的LXl與第三電感L3的一端連接，第三電感L3的另一端依次連接第五電阻R5、第十一電阻R11、第十四電阻R14后接地，所述第三電感L3的另一端還通過第十四電容C14與FBl管腳連接，所述第三電感L3的另一端還通過第十四電容C14、第十四電阻R14后接地，所述第三電感L3的另一端還通過并聯后的第十五電容C15和第十六電容C16后接地，并聯后的第十五電容C15、第十六電容C16的正極板接2. 5V電源； 所述雙路3A輸出電路中，所述電源芯片的PGNDl管腳和PGND2管腳全部接地，并通過第五電容C5接3. 3V電源； 所述單路6A輸出電路中，所述電源芯片的LX2管腳與第六電感L6的一端連接，第六電感L6的另一端通過并聯后的第二十七電容C27、第二十八電容C28后接地，并聯后的第二十七電容C27、第二十八電容C28的正極板接I. 2V電源； 所述單路6A輸出電路中，所述電源芯片的EP管腳、NC管腳、SGND管腳接地，COMP管腳通過第二十二電阻R22和第三十六電容C36后接地； ...
【專利技術屬性】
技術研發人員：朱瑞霖，賈建收，
申請(專利權)人：上海斐訊數據通信技術有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。