可重構集群的模塊化三維構造方法和可重構集群構造結構技術

本發明專利技術提供了一種可重構集群的模塊化三維構造方法和可重構集群構造結構。將可重構集群所涉及的通用處理器節點、可重構加速器、集群互連網絡三大主要部分進行模塊化劃分，從而形成通用處理器節點模塊、可重構加速器基板和互連網絡支撐底板三個相互支撐的功能模塊；第二步驟，用于定義所述通用處理器節點模塊、所述可重構加速器基板和所述互連網絡支撐底板之間的功能接口；第三步驟，用于通過接插件實現所述通用處理器節點模塊和所述可重構加速器基板的水平堆疊，形成一個可重構計算節點；第四步驟，用于將所述可重構計算節點以垂直插裝的方式插裝在具有網絡交換能力的所述互連網絡支撐底板上，從而形成一個基于三維構造的可重構集群結構。

【技術實現步驟摘要】
本專利技術涉及計算機
，更具體地說，本專利技術涉及一種可重構集群的模塊化三維構造方法以及相應的可重構集群構造結構。
技術介紹
可重構集群是一種基于計算機集群結構的可重構計算系統，其實現方式是在普通集群系統上安裝可重構加速模塊，如FPGA (Field — Programmable Gate Array,即現場可編程門陣列)加速卡等。例如，歐洲的EPCC制造的Maxwell可重構計算系統，就是Maxwell以IBM的BladeCenter集群為基礎，在其中的每個服務器上通過PCI-X接口安裝了 Nallatech的HlOIFPGA加速卡和Alpha Data的ADM-XRC-4FMFPGA加速卡。這種傳統集群的構造方法的 好處是實現簡單；其以普通集群為基礎，只需要加裝FPGA加速卡就能夠實現。但是，上述傳統集群的構造作為可重構計算系統也有明顯的缺點。具體地說，由于這種模式是以傳統集群為基礎，機箱體積龐大，每個機箱中能安裝的FPGA加速卡的數量也非常有限。因此，在這樣的系統中，可重構加速器的密度很低，由此相應的計算能力也會受到很大的限制。另外，FPGA的功耗比集群的其它部分的功耗要小的多，系統功耗的很大一部分是消耗在集群節點的部分，作為可重構計算系統來說，難以發揮其高能效的特點。因此，希望能夠提供一種高能效的可重構計算系統集群結構構造方法。
技術實現思路
本專利技術所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種高能效的可重構集群的模塊化三維構造方法。根據本專利技術的第一方面，提供了一種可重構集群的模塊化三維構造方法包括 第一步驟，用于將可重構集群所涉及的通用處理器節點、可重構加速器、集群互連網絡三大主要部分進行模塊化劃分，從而形成通用處理器節點模塊、可重構加速器基板和互連網絡支撐底板三個相互支撐的功能模塊；第二步驟，用于定義所述通用處理器節點模塊、所述可重構加速器基板和所述互連網絡支撐底板之間的功能接口 ；第三步驟，用于通過接插件實現所述通用處理器節點模塊和所述可重構加速器基板的水平堆疊，形成一個可重構計算節點；第四步驟，用于將所述可重構計算節點以垂直插裝的方式插裝在具有網絡交換能力的所述互連網絡支撐底板上，從而形成一個基于三維構造的可重構集群結構。優選地，所述通用處理器節點模塊的外部接口通過其表面上的兩個信號插座實現；而且，所述通用處理器節點模塊的接口信號可包括節點電源、網絡接口、可重構加速器接口。優選地，所述可重構加速器基板將外部的電源輸入轉換為所述通用處理器節點模塊所需要的電源。優選地，所述通用處理器節點模塊所引出的網絡信號通過所述可重構加速器基板的底部插裝接口直接引出，以便與互連網絡支撐底板連接；其中，所述可重構加速器基板底部插裝接口的信號包括用于驅動可重構加速模塊和通用處理器節點模塊的電源信號、從通用處理器節點模塊引出的網絡信號、從通用處理器節點模塊引出的通用處理器節點的外設或調試接口信號、以及可重構加速器基板所需要的控制信號。優選地，所述互連網絡支撐底板上還直接集成了網絡交換芯片，所述互連網絡支撐底板上的每個插座所引出的網絡信號都連接至交換芯片，從而實現了板上互連；并且所述交換芯片還提供與外部網絡連接的接口 ；此外，從所述可重構加速器基板所引出的通用處理器節點的外設或調試信號在所述互連網絡支撐底板上通過相應的接插件引出。根據本專利技術的第二方面，提供了一種可重構集群構造結構，其包括通用處理器節點模塊、可重構加速器基板和互連網絡支撐底板；其中所述通用處理器節點模塊、所述可重構加速器基板和所述互連網絡支撐底板是通過將可重構集群所涉及的通用處理器節點、可重構加速器、集群互連網絡三大主要部分進行模塊化劃分而形成的；其中，定義了所述通用處理器節點模塊、所述可重構加速器基板和所述互連網絡支撐底板之間的功能接口以使其成為相互支撐的功能模塊；并且，其中通過接插件實現所述通用處理器節點模塊和所述可 重構加速器基板的水平堆疊以形成一個可重構計算節點；并且所述可重構計算節點以垂直插裝的方式插裝在具有網絡交換能力的所述互連網絡支撐底板上，從而形成一個基于三維構造的可重構集群結構。優選地，所述通用處理器節點模塊的外部接口通過其表面上的兩個信號插座實現；而且，所述通用處理器節點模塊的接口信號可包括節點電源、網絡接口、可重構加速器接口。優選地，所述可重構加速器基板將外部的電源輸入轉換為所述通用處理器節點模塊所需要的電源。優選地，所述通用處理器節點模塊所引出的網絡信號通過所述可重構加速器基板的底部插裝接口直接引出，以便與互連網絡支撐底板連接；其中，所述可重構加速器基板底部插裝接口的信號包括用于驅動可重構加速模塊和通用處理器節點模塊的電源信號、從通用處理器節點模塊引出的網絡信號、從通用處理器節點模塊引出的通用處理器節點的外設或調試接口信號、以及可重構加速器基板所需要的控制信號。優選地，所述互連網絡支撐底板上還直接集成了網絡交換芯片，所述互連網絡支撐底板上的每個插座所引出的網絡信號都連接至交換芯片，從而實現了板上互連；并且所述交換芯片還提供與外部網絡連接的接口 ；此外，從所述可重構加速器基板所引出的通用處理器節點的外設或調試信號在所述互連網絡支撐底板上通過相應的接插件引出。本專利技術提供了一種可重構集群的模塊化功能劃分和接口定義的方法，將可重構集群劃分為通用處理模塊、可重構加速器模塊和集群網絡交換模塊三部分，定義了三者之間的功能接口，在組裝時將通用處理模塊與可重構加速器模塊水平堆疊作為計算節點，再將其垂直插裝在網絡交換模塊之上，實現了可重構集群的三維模塊化構造。附圖說明結合附圖，并通過參考下面的詳細描述，將會更容易地對本專利技術有更完整的理解并且更容易地理解其伴隨的優點和特征，其中圖I示意性地示出了根據本專利技術實施例的可重構集群的模塊化三維構造方法的流程圖。圖2示意性地示出了根據本專利技術實施例的可重構集群的模塊化三維構造方法的示意圖。需要說明的是，附圖用于說明本專利技術，而非限制本專利技術。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。具體實施例方式為了使本專利技術的內容更加清楚和易懂，下面結合具體實施例和附圖對本專利技術的內容進行詳細描述。本專利技術實施例提出了一種可重構集群的模塊化三維構造方法，其利用模塊化三維結構構造可重構集群。 具體地說，圖I示意性地示出了根據本專利技術實施例的可重構集群的模塊化三維構造方法的流程圖，圖2示意性地示出了根據本專利技術實施例的可重構集群的模塊化三維構造方法的示意圖。如圖I和圖2所示，根據本專利技術實施例的可重構集群的模塊化三維構造方法包括第一步驟SI :將可重構集群所涉及的通用處理器節點、可重構加速器、集群互連網絡三大主要部分進行模塊化劃分，從而形成通用處理器節點模塊I、可重構加速器基板2和互連網絡支撐底板3三個相互支撐的功能模塊；第二步驟S2 :定義通用處理器節點模塊I、可重構加速器基板2和互連網絡支撐底板3三者之間的功能接口；第三步驟S3 :通過接插件實現通用處理器節點模塊I和可重構加速器基板2的水平堆疊，形成一個可重構計算節點；第四步驟S4:將可重構計算節點以垂直插裝的方式插裝在具有網絡交換能力的互連網絡支撐底板3 (網絡交換底板)上，從而形成一個基于三維構造的可重構集群結構。本文檔來自技高網...

【技術保護點】
一種可重構集群的模塊化三維構造方法，其特征在于包括：第一步驟：將可重構集群所涉及的通用處理器節點、可重構加速器、集群互連網絡三大主要部分進行模塊化劃分，從而形成通用處理器節點模塊、可重構加速器基板和互連網絡支撐底板三個相互支撐的功能模塊；第二步驟：定義所述通用處理器節點模塊、所述可重構加速器基板和所述互連網絡支撐底板之間的功能接口；第三步驟：通過接插件實現所述通用處理器節點模塊和所述可重構加速器基板的水平堆疊，形成一個可重構計算節點；第四步驟：將所述可重構計算節點以垂直插裝的方式插裝在具有網絡交換能力的所述互連網絡支撐底板上，從而形成一個基于三維構造的可重構集群結構。

【技術特征摘要】
1.一種可重構集群的模塊化三維構造方法，其特征在于包括 第一步驟將可重構集群所涉及的通用處理器節點、可重構加速器、集群互連網絡三大主要部分進行模塊化劃分，從而形成通用處理器節點模塊、可重構加速器基板和互連網絡支撐底板三個相互支撐的功能模塊； 第二步驟定義所述通用處理器節點模塊、所述可重構加速器基板和所述互連網絡支撐底板之間的功能接口； 第三步驟通過接插件實現所述通用處理器節點模塊和所述可重構加速器基板的水平堆疊，形成一個可重構計算節點； 第四步驟將所述可重構計算節點以垂直插裝的方式插裝在具有網絡交換能力的所述互連網絡支撐底板上，從而形成一個基于三維構造的可重構集群結構。2.根據權利要求I所述的可重構集群的模塊化三維構造方法，其特征在于，所述通用處理器節點模塊的外部接口通過其表面上的兩個信號插座實現；而且，所述通用處理器節點模塊的接口信號可包括節點電源、網絡接口、可重構加速器接口。3.根據權利要求I或2所述的可重構集群的模塊化三維構造方法，其特征在于，所述可重構加速器基板將外部的電源輸入轉換為所述通用處理器節點模塊所需要的電源。4.根據權利要求I或2所述的可重構集群的模塊化三維構造方法，其特征在于，所述通用處理器節點模塊所引出的網絡信號通過所述可重構加速器基板的底部插裝接口直接引出，以便與互連網絡支撐底板連接；其中，所述可重構加速器基板底部插裝接口的信號包括用于驅動可重構加速模塊和通用處理器節點模塊的電源信號、從通用處理器節點模塊引出的網絡信號、從通用處理器節點模塊引出的通用處理器節點的外設或調試接口信號、以及可重構加速器基板所需要的控制信號。5.根據權利要求I或2所述的可重構集群的模塊化三維構造方法，其特征在于，所述互連網絡支撐底板上還直接集成了網絡交換芯片，所述互連網絡支撐底板上的每個插座所引出的網絡信號都連接至交換芯片，從而實現了板上互連；并且所述交換芯片還提供與外部網絡連接的接口 ；此外，從所述可重構加速器基板所引出的通用處理器節點的外設或調試信號在所述互連網絡支撐底板上通過相應的接插件引出。...

【專利技術屬性】
技術研發人員：吳東，謝向輝，原昊，郝子宇，錢磊，陸曉亮，王宇，周浩杰，
申請(專利權)人：無錫江南計算技術研究所，
類型：發明
國別省市：