介質層的形成方法技術

一種介質層的形成方法，包括：提供半導體襯底；在所述半導體襯底上形成介質層；對所述介質層進行第一次處理，增強介質層表面硅氧鍵的結合力；刻蝕介質層至露出半導體襯底，形成溝槽或通孔；在溝槽或通孔內填充滿金屬層；對所述介質層進行第二次處理，降低介質層的介電常數。本發明專利技術有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。

【技術實現步驟摘要】
本專利技術涉及半導體制造工藝，特別是一種介質層的形成方法。
技術介紹
目前在半導體制造的后段工藝中，為了連接各個部件構成集成電路，通常使用具有相對高導電率的金屬材料例如銅進行布線，也就是金屬布線。而用于金屬布線之間連接的通常為導電插塞。用于將半導體器件的有源區與其它集成電路連接起來的結構一般為導電插塞。現有導電插塞通過通孔工藝或雙鑲嵌工藝形成。在現有形成銅布線或導電插塞的過程中，通過刻蝕介質層形成溝槽或通孔，然后 于溝槽或通孔中填充導電物質。然而，當特征尺寸達到深亞微米以下工藝的時候，在制作銅布線或導電插塞時，為防止RC效應，須使用超低介電常數(Ultra low k)的介電材料作為介質層(所述超低k為介電常數小于等于2. 6)。在美國專利申請US11/910054中公開了一種采用超低k介電材料作為介質層的技術方案。在半導體器件的后段制作過程中，在制作銅金屬布線過程中采用超低k介質層的工藝如圖I至圖4所示，參考圖1，提供半導體襯底10，所述半導體襯底10上形成有如晶體管、電容器、導電插塞等結構。在半導體襯底10上形成超低k介質層20。如圖2所示，在超低k介質層20上涂覆光刻膠層40 ;經過曝光顯影工藝，在光刻膠層40上定義出開口的圖案；以光刻膠層40為掩膜，沿開口的圖案刻蝕超低k介質層20至露出半導體襯底10，形成溝槽50。如圖3所示，去除光刻膠層和抗反射層；用濺鍍工藝在超低k介質層20上形成銅金屬層60，且所述銅金屬層60填充滿溝槽內。如圖4所示，采用化學機械研磨法(CMP)平坦化金屬層至露出超低k介質層20，形成金屬布線層60a。現有技術在超低k介質層中形成金屬布線或導電插塞時,超低k介質層的介電常數k值會發生漂移(k值變大)，從而導致超低k介質層電容值發生變化，使半導體器件的穩定性和可靠性產生嚴重問題。
技術實現思路
本專利技術解決的問題是提供一種介質層的形成方法，防止在制作金屬布線層或導電插塞時，超低k介質層的介電常數k值發生漂移，導致半導體器件的穩定性和可靠性問題。為解決上述問題，本專利技術實施例提供一種介質層的形成方法，包括提供半導體襯底；在所述半導體襯底上形成介質層；對所述介質層進行第一次處理，增強介質層表面硅氧鍵的結合力；刻蝕介質層至露出半導體襯底，形成溝槽或通孔；在溝槽或通孔內填充滿金屬層；對所述介質層進行第二次處理，降低介質層的介電常數。可選的，所述第一次處理采用紫外線或電子束。可選的，所述紫外線的波長為210nm 230nm。可選的，所述紫外線處理所需要時間為120s 150s。可選的，所述第二次處理采用紫外線或電子束。可選的，所述紫外線的波長為270nm 290nm。可選的，所述紫外線處理所需要時間為90s 120s。可選的，所述介質層為超低k介質層，介電常數為小于等于2. 6。可選的，所述超低k介質層的材料為SiCOH。可選的，形成介質層的方法為化學氣相沉積法。 與現有技術相比，本專利技術技術方案具有以下優點在半導體襯底上形成介質層后，對所述介質層進行第一次處理；在介質層內形成溝槽或通孔后，再對所述介質層進行第二次處理。在對介質層進行第一次處理后，移除了介質層表面的懸掛鍵，增強了介質層表面硅氧鍵的結合力；在對介質層進行刻蝕后，再對介質層進行第二次處理，在介質層內產生多孔，降低介質層的介電常數。有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。進一步，在半導體襯底上形成介質層后，對所述介質層進行電子束或紫外線處理，移除了介質層表面的懸掛鍵，增強了介質層表面硅氧鍵的結合力；在對介質層進行刻蝕后，再對介質層進行電子束或紫外線處理，在介質層內產生多孔，降低介質層的介電常數。有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。進一步,在半導體襯底上形成介質層后,采用波長為210nm 230nm的紫外線對介質層進行處理，在此波長下能完全移除介質層表面的懸掛鍵，增強介質層表面硅氧鍵的結合力；在對介質層進行刻蝕后，采用波長為270nm 290nm的紫外線再對介質層進行處理，在此波長下介質層會形成多孔，多孔形式可降低介質層的介電常數；有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。附圖說明圖I至圖4為現有技術形成包含超低k介質層的金屬布線的示意圖；圖5為本專利技術形成介質層的具體實施方式流程示意圖；圖6至圖10為本專利技術形成包含超低k介質層的半導體器件的第一實施例示意圖；圖11至圖16為在本專利技術形成包含超低k介質層的半導體器件的第二實施例示意圖；圖17為采用本專利技術工藝在形成介質層過程中k值的變化圖。具體實施例方式在深亞微米以下的工藝，在后段工藝中制作金屬布線層或導電插時，采用超低k介電材料作為介質層過程中，專利技術人發現由于超低k介質層在刻蝕之前已是多孔(圖I至圖4所示)，因此在刻蝕形成通孔或溝槽過程中，水份及其它離子會進入孔內，導致超低k介質層的介電常數k值發生偏移進而會導致超低k介質層電容發生變化，從而導致超低k介質層的絕緣效果變差，后續形成的半導體器件的穩定性和可靠性問題。專利技術人針對上述技術問題，經過對原因的分析，不斷研究發現在在半導體襯底上形成介質層后，對所述介質層進行第一次處理；在介質層內形成溝槽或通孔后，再對所述介質層進行第二次處理。在對介質層進行第一次處理后，移除了介質層表面的懸掛鍵，增強了介質層表面硅氧鍵的結合力；在對介質層進行刻蝕后，再對介質層進行第二次處理，在介質層內產生多孔，降低介質層的介電常數。有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。圖5為本專利技術形成介質層的具體實施方式流程示意圖，如圖5所示，執行步驟S11，提供半導體襯底；執行步驟S12，在所述半導體襯底上形成介質層；執行步驟S13，對所述介質層進行第一次處理，增強介質層表面硅氧鍵的結合力；執行步驟S14，刻蝕介質層至露出半導體襯底，形成溝槽或通孔；執行步驟S15，在溝槽或通孔內填充滿金屬層；執行步驟S16，對所述介質層進行第二次處理，降低介質層的介電常數。下面結合附圖對本專利技術的具體實施方式做詳細的說明。第一實施例圖6至圖11為本專利技術形成包含超低k介電層的半導體器件的第一實施例示意圖 (以形成金屬布線層為例)。如圖6所示，提供半導體襯底100，所述半導體襯底100上通常經過前段工藝已形成有如晶體管、電容器、金屬布線層等結構；在半導體襯底100上沉積介質層200。本實施例中，所述介質層200為超低k介質層，介電常數為2. 2 2. 59 ;所述超低k介質層的材料為SiCOH，所述SiCOH的原子間間隔較為稀疏；形成超低k介質層的方法為化學氣相沉積法。如圖7所不，對介質層200進行第一次處理300,移除了介質層200表面的懸掛鍵，增強介質層表面硅氧鍵的結合力。在本實施例中，第一次處理300所采用的光線為電子束或紫外線。其中以紫外線為例，波長為210nm 230nm，所述紫外線處理所需要時間為120s 150s。在此波長不但能完全移除介質層200表面的懸掛鍵,增強介質層200表面娃氧鍵的結合力,還能使介質層200內不產生多孔。如圖8所示，在所述介質層200表面旋涂光刻膠層400 ;接著，對光刻膠層400進行曝光本文檔來自技高網...

【技術保護點】
一種介質層的形成方法，其特征在于，包括步驟：提供半導體襯底；在所述半導體襯底上形成介質層；對所述介質層進行第一次處理，增強介質層表面硅氧鍵的結合力；刻蝕介質層至露出半導體襯底，形成溝槽或通孔；在溝槽或通孔內填充滿金屬層；對所述介質層進行第二次處理，降低介質層的介電常數。

【技術特征摘要】
1.一種介質層的形成方法，其特征在于，包括步驟 提供半導體襯底； 在所述半導體襯底上形成介質層； 對所述介質層進行第一次處理，增強介質層表面硅氧鍵的結合力； 刻蝕介質層至露出半導體襯底，形成溝槽或通孔； 在溝槽或通孔內填充滿金屬層； 對所述介質層進行第二次處理，降低介質層的介電常數。2.根據權利要求I所述的形成方法，其特征在于所述第一次處理采用紫外線或電子束。3.根據權利要求2所述的形成方法，其特征在于所述紫外線的波長為210nm 230nmo4.根據權利要求3所述的形成方法，其特征在于所述紫外線處理所需要時間為1...

【專利技術屬性】
技術研發人員：鄧浩，張彬，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：