一種低損耗寬輸入快速輸出的電壓限幅電路制造技術(shù)

本實(shí)用新型專利技術(shù)涉及一種低損耗寬輸入快速輸出的電壓限幅電路，包括箝位抑制電路，其特征在于：所述箝位抑制電路的輸入端連接低損耗導(dǎo)通電路的輸入端和直流電源的輸入端，所述箝位抑制電路的輸出端連接所述低損耗導(dǎo)通電路的輸出端。該電路的輸入電壓范圍寬、快速輸出的特點(diǎn)，它能有效把輸入瞬態(tài)尖峰電壓箝位到后級電路所允許的最大電壓，且在出現(xiàn)電壓尖峰時自始至終能夠穩(wěn)定、可靠工作，并且在正常電壓工作時具有大電流傳輸能力和低壓低損耗特性。（*該技術(shù)在2022年保護(hù)過期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

本技術(shù)涉及一種電壓限幅電路，尤其是一種低損耗寬輸入快速輸出的電壓限幅電路。
技術(shù)介紹
在工業(yè)應(yīng)用中，直流電源輸入常常會遇到持續(xù)時間從幾微秒到幾百毫秒的瞬時電壓尖峰或瞬時電壓浪涌。這些系統(tǒng)中的電子產(chǎn)品不僅必須耐受瞬態(tài)電壓尖峰而不被損壞，而且還必須在出現(xiàn)瞬時電壓尖峰時仍然保持可靠工作。當(dāng)尖峰或者瞬態(tài)持續(xù)時間極短，很容易用基于電感器的濾波器和旁路電容器抑制，然而持續(xù)時間長的浪涌卻不容易得到很好的抑制，目前人們對浪涌、尖峰和瞬態(tài)的抑制主要有以下幾種方法(I)如圖I所示，采用串聯(lián)限流電阻Rl和并聯(lián)大功率箝位齊納二極管ZDl電路。 該電路因串聯(lián)了有損耗的限流電阻R1，通常只能在小于IOOmA的輕載電流下使用，以保持串聯(lián)電阻Rl的損耗不過大。(2)如圖2所示，采用N溝道場效應(yīng)管(MOSFET)或NPN型晶體管(BJT)組成串聯(lián)-通路穩(wěn)壓電路。當(dāng)正常電壓通態(tài)工作時，該電路中串聯(lián)N溝道場效應(yīng)管(MOSFET)或NPN型晶體管(BJT) —般有O. 6 IV的電壓降。當(dāng)負(fù)載電流較大時，N溝道場效應(yīng)管(MOSFET)或NPN型晶體管(BJT)的損耗較大。(3)采用DC/DC變換獲得次級穩(wěn)定直流電源，該電路能在很寬的輸入電壓范圍甚至持續(xù)的輸入過電壓，都能得到次級穩(wěn)定的直流電源。但此電路結(jié)構(gòu)復(fù)雜、體積大、控制繁瑣、成本高，不適合用作瞬態(tài)尖峰電壓的抑制電路。
技術(shù)實(shí)現(xiàn)思路
有鑒于此，本技術(shù)的目的是提供一種低損耗寬輸入快速輸出的電壓限幅電路。本技術(shù)采用以下方案實(shí)現(xiàn)一種低損耗寬輸入快速輸出的電壓限幅電路，包括箝位抑制電路，其特征在于所述箝位抑制電路的輸入端連接一低損耗導(dǎo)通電路的輸入端和一直流電源的正輸入端，所述直流電源的負(fù)輸入端接地，所述箝位抑制電路的輸出端連接所述低損耗導(dǎo)通電路的輸出端。在本技術(shù)一實(shí)施例中，所述低損耗導(dǎo)通電路包括第一齊納二極管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第一晶體管、第二晶體管、第四晶體管；所述直流電源的正輸入端連接所述第一齊納二極管的陰極、第三電阻的一端和第四晶體管的發(fā)射極；所述第一齊納二極管的陽極連接所述第一電阻的一端；所述第一電阻的另一端連接所述第二電阻的一端和所述第一晶體管的基極；所述第二電阻的另一端接地；所述第一晶體管的集電極連接所述第三電阻的另一端、第四電阻的一端和第二晶體管的基極，所述第一晶體管的發(fā)射極接地；所述第四電阻的另一端接地；所述第二晶體管的集電極連接所述第五電阻的一端，所述第二晶體管的發(fā)射極接地；所述第五電阻的另一端連接所述第四晶體管的基極；所述第四晶體管的集電極作為所述低損耗導(dǎo)通電路的輸出端。在本技術(shù)一實(shí)施例中，所述箝位抑制電路包括第三晶體管、第六電阻、第一電容、第二齊納二極管；所述直流電源的正輸入端連接所述第六電阻的一端和所述第三晶體管的集電極；所述第六電阻的另一端連接所述第一電容的正極、第二齊納二極管的陰極和第三晶體管的基極；所述第一電容的負(fù)極接地；所述第二齊納二極管的陽極接地；第三晶體管的發(fā)射極作為所述箝位抑制電路的輸出端。在本技術(shù)一實(shí)施例中，所述低損耗導(dǎo)通電路還包括第三齊納二極管和第四齊納二極管；所述第三齊納二極管的陰極連接所述第一晶體管的基極，所述第三齊納二極管的陽極接地；所述第四齊納二極管的陰極連接所述第二晶體管的基極，所述第四齊納二極管的陽極接地。在本技術(shù)一實(shí)施例中，所述箝位抑制電路還包括第一二極管和第二電容；所述第六電阻的另一端、第一電容的正極和第三晶體管的基極連接所述第一二極管 的陽極；所述第一二極管的陰極連接所述第二齊納二極管的陰極；所述第二電容的一端連接所述第三晶體管的發(fā)射極，另一端接地。在本技術(shù)一實(shí)施例中，所述第一齊納二極管或第二齊納二極管用瞬態(tài)電壓抑制二極管替換。在本技術(shù)一實(shí)施例中，所述第一晶體管和第二晶體管是NPN型晶體管。在本技術(shù)一實(shí)施例中，所述第四晶體管是PNP型晶體管或P溝道場效應(yīng)管。在本技術(shù)一實(shí)施例中，所述第三晶體管是NPN型晶體管或N溝道場效應(yīng)管。與現(xiàn)有技術(shù)相比，本技術(shù)有益效果體現(xiàn)在(I)保持串聯(lián)-通路穩(wěn)壓瞬態(tài)尖峰電壓抑制電路的優(yōu)勢，電路簡單，成本低、可靠性聞等特點(diǎn)。(2)解決現(xiàn)有串聯(lián)-通路穩(wěn)壓瞬態(tài)尖峰電壓抑制電路中帶載損耗大等問題，具有損耗小的特點(diǎn)。(3)該電路具有輸入電壓范圍寬、快速輸出的特點(diǎn)。附圖說明圖I是現(xiàn)有技術(shù)采用串聯(lián)限流電阻和并聯(lián)齊納二極管ZDl的的瞬態(tài)尖峰電壓抑電路圖。圖2是現(xiàn)有技術(shù)串聯(lián)-通路穩(wěn)壓的瞬態(tài)尖峰電壓抑電路圖。圖3是本技術(shù)低損耗寬輸入快速輸出的電壓限幅電路的原理框圖。圖4是本技術(shù)低損耗寬輸入快速輸出的電壓限幅電路的一實(shí)施例圖。圖5是本技術(shù)低損耗寬輸入快速輸出的電壓限幅電路的另一實(shí)施例圖。具體實(shí)施方式為使本技術(shù)的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下將通過具體實(shí)施例和相關(guān)附圖，對本技術(shù)作進(jìn)一步詳細(xì)說明。如圖3所示，本實(shí)施例提供一種低損耗寬輸入快速輸出的電壓限幅電路，包括箝位抑制電路2，其特征在于所述箝位抑制電路2的輸入端連接低損耗導(dǎo)通電路I的輸入端和直流電源的正輸入端Vin+，直流電源的負(fù)輸入端Vin-接地，所述箝位抑制電路2的輸出端連接所述低損耗導(dǎo)通電路I的輸出端。如圖4所示，本實(shí)施例提供一種低損耗寬輸入快速輸出的電壓限幅電路，所述低損耗導(dǎo)通電路I包括第一齊納二極管ZD1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第一晶體管(本實(shí)施例稱為第一 NPN型晶體管)Q1、第二晶體管(本實(shí)施例稱為第二 NPN型晶體管)Q2、第四晶體管(本實(shí)施例稱為第一 PNP型晶體管)Q4 ;所述直流電源的正輸入端Vin+連接所述第一齊納二極管ZDl的陰極、第三電阻R3的一端和第一PNP型晶體管Q4的發(fā)射極；所述第一齊納二極管ZDl的陽極連接所述第一電阻Rl的一端；所述第一電阻Rl的另一端連接所述第二電阻R2的一端和所述第一 NPN型晶體管Ql的基極；所述第二電阻R2的另一端接地；所述第一 NPN型晶體管Ql的集電極連接所述第三電阻R3的另一端、第四電阻R4的一端和第二 NPN型晶體管Q2的基極，所述第一 NPN型晶體管Ql的發(fā)射極接地；所述第四電阻R4的另一端接地；所述第二 NPN型晶體管Q2的集電極連接所述第五電阻R5的一端，所述第二 NPN型晶體管Q2的發(fā)射極接地；所述第五電阻R5的另一端連接所述第一 PNP型晶體管Q4的基極；所述第一 PNP型晶體管Q4的集電極作為 所述低損耗導(dǎo)通電路的輸出端。所述箝位抑制電路2包括第三晶體管(本實(shí)施例稱為第三NPN型晶體管)Q3、第六電阻R6、第一電容Cl、第二齊納二極管ZD2 ;所述直流電源的正輸入端Vin+連接所述第六電阻R6的一端和所述第三NPN型晶體管Q3的集電極；所述第六電阻R6的另一端連接所述第一電容Cl的正極、第二齊納二極管ZD2的陰極和第三NPN型晶體管Q3的基極；所述第一電容Cl的負(fù)極接地；所述第二齊納二極管ZD2的陽極接地；第三NPN型晶體管Q3的發(fā)射極作為所述箝位抑制電路2的輸出端。所述低損耗導(dǎo)通電路I還包括第三齊納二極管ZD3和第四齊納二極管ZD4 ;所述第三齊納二極管ZD3的陰極連接所述第一 NPN型晶體管Ql的基極，所述第三齊納二極管ZD3的陽極接地；所本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種低損耗寬輸入快速輸出的電壓限幅電路，包括箝位抑制電路，其特征在于：所述箝位抑制電路的輸入端連接一低損耗導(dǎo)通電路的輸入端和一直流電源的正輸入端，所述直流電源的負(fù)輸入端接地，所述箝位抑制電路的輸出端連接所述低損耗導(dǎo)通電路的輸出端。

【技術(shù)特征摘要】
1.一種低損耗寬輸入快速輸出的電壓限幅電路，包括箝位抑制電路，其特征在于所述箝位抑制電路的輸入端連接一低損耗導(dǎo)通電路的輸入端和一直流電源的正輸入端，所述直流電源的負(fù)輸入端接地，所述箝位抑制電路的輸出端連接所述低損耗導(dǎo)通電路的輸出端。2.根據(jù)權(quán)利要求I所述的低損 耗寬輸入快速輸出的電壓限幅電路，其特征在于所述低損耗導(dǎo)通電路包括第一齊納二極管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第一晶體管、第二晶體管、第四晶體管；所述直流電源的正輸入端連接所述第一齊納二極管的陰極、第三電阻的一端和第四晶體管的發(fā)射極；所述第一齊納二極管的陽極連接所述第一電阻的一端；所述第一電阻的另一端連接所述第二電阻的一端和所述第一晶體管的基極；所述第二電阻的另一端接地；所述第一晶體管的集電極連接所述第三電阻的另一端、第四電阻的一端和第二晶體管的基極，所述第一晶體管的發(fā)射極接地；所述第四電阻的另一端接地；所述第二晶體管的集電極連接所述第五電阻的一端，所述第二晶體管的發(fā)射極接地；所述第五電阻的另一端連接所述第四晶體管的基極；所述第四晶體管的集電極作為所述低損耗導(dǎo)通電路的輸出端。3.根據(jù)權(quán)利要求I所述的低損耗寬輸入快速輸出的電壓限幅電路，其特征在于所述箝位抑制電路包括第三晶體管、第六電阻、第一電容、第二齊納二極管；所述直流電源的正輸入端連接所述第六電阻的一端和所述第三晶體管的集電極；所述第六電阻的另一端連接所述第一電容的正極、第二齊納...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：曾春保，陳亞梯，林瓊斌，張年吉，
申請(專利權(quán))人：廈門科華恒盛股份有限公司，
類型：實(shí)用新型
國別省市：