一種比較電路制造技術

本實用新型專利技術提供一種比較電路，其包括輸入級電路、輸出級電路和鉗位電路。所述輸入級電路包括有第一輸入端、第二輸入端和輸出端，在第一輸入端的電壓等于第二輸入端的電壓時，所述輸出端上的電壓發生翻轉。所述輸出級電路包括有輸入端和輸出端，該輸出級電路的輸入端接所述輸入級電路的輸出端，在所述輸入級電路的輸出端上的電壓發生翻轉時，所述輸出級電路的輸出端上的電壓也發生翻轉。所述鉗位電路連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間，用于將所述輸入級電路的輸出端的電壓的最低值或最高值鉗位于第一電壓閾值或第二電壓閾值。這樣可以縮短比較電路的延遲時間，進而提高比較電路的翻轉速度。（*該技術在2021年保護過期，可自由使用*）

【技術實現步驟摘要】

—種比較電路
本技術涉及電路設計領域，特別是涉及一種比較電路。
技術介紹
比較電路是集成電路中常用的電路模塊，其功能是比較輸入端的信號差異，輸出離散的高或者低的信號。請參考圖I所示，其為現有技術中比較電路的結構框圖，所述比較電路包括正相輸入端VIN+、反相輸入端VIN-和輸出端V0UT。請參考圖2所示，其為圖I所示比較電路理想的傳輸曲線圖，其中橫坐標為VIN+-VIN-，縱坐標為所述輸出信號V0UT，VOH為輸出信號VOUT的高電平信號值，VOL為輸出信號VOUT的低電平信號值。當正相輸入電壓VIN+大于反相輸入電壓VIN-時，比較電路輸出信號VOUT為高電平信號VOH ;當正相輸入電壓VIN+小于反相輸入電壓VIN-時，比較電路輸出信號VOUT為低電平信號VOL ;當正相輸入電壓VIN+等于反相輸入電壓VIN-時，比較電路輸出信號VOUT實現翻轉。而在實際使用中，比較電路的輸出信號VOUT在翻轉時存在延遲時間，所述延遲時間是比較電路重要的動態特性之一，其定義為比較電路的輸入激勵到輸出翻轉之間的時延，這個指標越小越好。請參考圖3，其為現有技術中的兩級比較電路。所述兩級比較電路中的輸入級電路 310 包括 PMOS (P-channel Metal Oxide Semiconductor)晶體管 M3, PMOS 差分晶體管 Ml和 M2, NMOS (N-channel Metal Oxide Semiconductor)晶體管 M6 和 M7。PMOS 差分晶體管Ml的源極與PMOS差分晶體管M2的源極相連，所述PMOS差分晶體管M3串聯在電源VCC和PMOS差分晶體管Ml的源極與PMOS差分晶體管M2的源極的連接節點之間。PMOS差分晶體管Ml的柵極為所述輸入級電路310的反相輸入端口 VIN_，PMOS晶體管M2的柵極為所述輸入級電路310的正相輸入端口 VIN+。NMOS晶體管M6的源極接地，漏極接PMOS差分晶體管Ml的漏極，NMOS晶體管M7的源極接地，漏極接PMOS差分晶體管M2的漏極。NMOS晶體管M6的柵極與NMOS晶體管M7的柵極相連，NMOS晶體管M6的柵極與其漏極相連。NMOS晶體管M7與PMOS差分晶體管M2的中間節點為所述輸入級電路310的輸出端NETI。所述輸出級電路320包括串聯在電源和地之間的PMOS晶體管M4和NMOS晶體管M8,NM0S晶體管M8的柵極為所述輸出級電路320的輸入端，其與所述輸入級電路310的輸出端NETl相連，PMOS晶體管M4和NMOS晶體管M8的中間節點為所述輸出級電路320的輸出端VOUT (即所述比較電路的輸出端V0UT)。PMOS晶體管M3、M4和M5的源極與電源VCC相連，PMOS晶體管M3、M4和M5的柵極互連，并且PMOS晶體管M5的柵極與PMOS晶體管M5的漏極相連，PMOS晶體管M5的漏極接基準電流IBIAS。PMOS晶體管M3、M4和M5構成電流鏡。PMOS晶體管M3通過鏡像基準電流IBIAS而提供第一鏡像電流，可以稱PMOS晶體管M3為第一電流源。PMOS晶體管M4通過鏡像基準電流IBIAS提供第二鏡像電流，可以稱PMOS晶體管M4為第二電流源。請參考圖4所示，其為圖3中的兩級比較電路各個信號的時間曲線圖。其橫坐標為時間T,縱坐標表不電壓值V。其分別表不輸入電壓VIN+和輸入電壓VIN-的時間曲線,輸入級電路310的輸出NETl和比較電路的輸出VOUT的時間曲線圖。結合圖3和圖4可知，在比較電路的輸出信號VOUT由高電平信號向低電平信號翻轉前由于輸入電壓VIN+大于輸入電壓VIN-，PMOS差分晶體管M2的電流小于PMOS差分晶體管Ml的電流，PMOS差分晶體管Ml的電流等于NMOS晶體管M5的電流，且NMOS晶體管M7鏡像NMOS晶體管M5的電流，因此，使得第一輸入級的輸出端NETl輸出低電平0V。當比較電路輸入電壓VIN+與VIN-的差逐漸減小至電壓相同時，比較電路應該開始翻轉，但NETl節點要從零電平上升到NMOS晶體管M8的閾值電壓才能使比較電路的輸出VOUT翻轉。這段時間與PMOS差分晶體管Ml和M2的尾電流大小即PMOS晶體管M3的電流大小和NETl節點的寄生電容有關，這段時間也是比較電路延遲時間的重要組成部分。在低功耗應用中，若差分輸入對的尾電流較小，則這段時間會更長，導致比較電路的延遲時間更長，這是大多數應用不希望看到的。因此，有必要提出一種改進的技術方案來解決上述問題。
技術實現思路
·本技術的目的在于提供一種比較電路，其可以縮短比較電路的延遲時間，從而提高比較電路的翻轉速度。為了實現上述目的，本技術提出一種比較電路，其包括輸入級電路和輸出級電路。所述輸入級電路包括有第一輸入端、第二輸入端和輸出端，在第一輸入端的電壓等于第二輸入端的電壓時，所述輸出端上的電壓發生翻轉。所述輸出級電路包括有一個輸入端和一個輸出端，該輸出級電路的輸入端接所述輸入級電路的輸出端，在所述輸入級電路的輸出端上的電壓發生翻轉時，所述輸出級電路的輸出端上的電壓也發生翻轉。所述比較電路還包括鉗位電路，所述鉗位電路連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間，用于將所述輸入級電路的輸出端的電壓的最低值鉗位于第一電壓閾值或將所述輸入級電路的輸出端的電壓的最高值鉗位于第二電壓閾值。進一步的，所述鉗位電路包括有連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間的鉗位開關，在所述輸出級電路的輸出端的電壓為高電平時，所述鉗位開關管導通以將所述輸入級電路的輸出端的電壓的最低值鉗位于第一電壓閾值，在所述輸出級電路的輸出端的電壓為低電平時，所述鉗位開關管截止。所述鉗位電路還包括有與所述鉗位開關串聯的鉗位電阻。更進一步的，所述輸入級電路包括第一電流源、第一 PMOS差分晶體管、第二 PMOS差分晶體管、第一 NMOS晶體管、第二 NMOS晶體管，第一 PMOS差分晶體管的源級與第二 PMOS差分晶體管的源級相連，所述第一電流源串聯在電源和第一 PMOS差分晶體管的源級與第二PMOS差分晶體管的源級的連接節點之間，第一 PMOS差分晶體管的柵極為所述輸入級電路的第一輸入端，第二 PMOS差分晶體管的柵極為所述輸入級電路的第二輸入端，第一 NMOS晶體管的源級接地，漏極接第一 PMOS差分晶體管的漏極，第二 NMOS晶體管的源級接地，漏極接第二 PMOS差分晶體管的漏極，第一 NMOS晶體管的柵極與第二 NMOS晶體管的柵極相連，第一 NMOS晶體管的柵極與第一 NMOS晶體管的漏極相連，第二 NMOS晶體管與第二 PMOS差分晶體管的中間節點為所述輸入級電路的輸出端。再進一步的，所述輸出級電路包括串聯在電源和地之間的第二電流源和第三NMOS晶體管，第三NMOS晶體管的柵極為所述輸出級電路的輸入端，第二電流源和第三NMOS晶體管的中間節點為所述輸出級電路的輸出端。再進一步的，所述第一電流源包括串聯在電源和第一 PMOS差分晶體管的源級與第二 PMOS差分晶體管的源級的連接節點之間的第三PMOS晶體管，所述第三PMOS晶體管通過鏡像一個基準電流而提供第一鏡像電流，所述第二電流源包括串聯在電源和第三NMOS晶體管之本文檔來自技高網...

【技術保護點】
一種比較電路，其包括輸入級電路和輸出級電路，所述輸入級電路包括有第一輸入端、第二輸入端和輸出端，在第一輸入端的電壓等于第二輸入端的電壓時，所述輸出端上的電壓發生翻轉；所述輸出級電路包括有一個輸入端和一個輸出端，該輸出級電路的輸入端接所述輸入級電路的輸出端，在所述輸入級電路的輸出端上的電壓發生翻轉時，所述輸出級電路的輸出端上的電壓也發生翻轉，其特征在于，其還包括鉗位電路，所述鉗位電路連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間，用于將所述輸入級電路的輸出端的電壓的最低值鉗位于第一電壓閾值或將所述輸入級電路的輸出端的電壓的最高值鉗位于第二電壓閾值。

【技術特征摘要】
1.一種比較電路，其包括輸入級電路和輸出級電路， 所述輸入級電路包括有第一輸入端、第二輸入端和輸出端，在第一輸入端的電壓等于第二輸入端的電壓時，所述輸出端上的電壓發生翻轉； 所述輸出級電路包括有一個輸入端和一個輸出端，該輸出級電路的輸入端接所述輸入級電路的輸出端，在所述輸入級電路的輸出端上的電壓發生翻轉時，所述輸出級電路的輸出端上的電壓也發生翻轉，其特征在于，其還包括鉗位電路，所述鉗位電路連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間，用于將所述輸入級電路的輸出端的電壓的最低值鉗位于第一電壓閾值或將所述輸入級電路的輸出端的電壓的最高值鉗位于第二電壓閾值。2.根據權利要求I所述的比較電路，其特征在于，所述鉗位電路包括有連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間的鉗位開關，在所述輸出級電路的輸出端的電壓為高電平時，所述鉗位開關管導通以將所述輸入級電路的輸出端的電壓的最低值鉗位于第一電壓閾值，在所述輸出級電路的輸出端的電壓為低電平時，所述鉗位開關管截··止。3.根據權利要求2所述的比較電路，其特征在于，所述鉗位電路還包括有與所述鉗位開關串聯的鉗位電阻。4.根據權利要求2所述的比較電路，其特征在于，所述輸入級電路包括第一電流源、第一 PMOS差分晶體管、第二 PMOS差分晶體管、第一 NMOS晶體管、第二 NMOS晶體管，第一 PMOS差分晶體管的源級與第二 PMOS差分晶體管的源級相連，所述第一電流源串聯在電源和第一PMOS差分晶體管的源級與第二 PMOS差分晶體管的源級的連接節點之間， 第一 PMOS差分晶體管的柵極為所述輸入級電路的第一輸入端,第二 PMOS差分晶體管的柵極為所述輸入級電路的第二輸入端，第一 NMOS晶體管的源級接地，漏極接第一 PM...

【專利技術屬性】
技術研發人員：楊喆，王釗，
申請(專利權)人：無錫中星微電子有限公司，
類型：實用新型
國別省市：