一種低噪聲的占空比恢復(fù)電路制造技術(shù)

本實用新型專利技術(shù)揭示了一種低噪聲的占空比恢復(fù)電路，包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩個版本，且基于鎖相環(huán)的反饋信號D和參考時鐘C構(gòu)成，其特點為：對于下降沿對準(zhǔn)，觸發(fā)器的輸出滿足；對于上升沿對準(zhǔn)，觸發(fā)器的輸出滿足。應(yīng)用本實用新型專利技術(shù)的技術(shù)方案，其顯著優(yōu)點體現(xiàn)為：可以將時鐘的占空比恢復(fù)到理想的50%左右，同時又能保證至少有上升延或下降延中的一個具有低噪聲性能，而且電路簡單，成本低。（*該技術(shù)在2021年保護(hù)過期，可自由使用*）

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及脈沖信號占空比調(diào)制電路，尤其涉及一種用于在保持低噪聲條件下恢復(fù)占空比達(dá)50%的恢復(fù)電路。技術(shù)背景 許多電子系統(tǒng)需要一個占空比很好的時鐘，通常需要在50%±5%以內(nèi)。如圖I所示，由于輸入時鐘來自芯片外部，可能經(jīng)過較長的PCB走線，到達(dá)芯片的輸入時鐘信號的占空比可能會偏離50%，特別是時鐘頻率較高的系統(tǒng)。把輸入時鐘信號作為鎖相環(huán)(PLL)的參考就可以生成一個頻率與其一致的時鐘，該時鐘的占空比可以做到理想的50%左右。但由PLL產(chǎn)生的時鐘信號往往會有較大的抖動，在一些應(yīng)用中不能滿足系統(tǒng)要求。在占空比的調(diào)制恢復(fù)問題上，著眼于應(yīng)用該鎖相環(huán)PPL的反饋信號D和參考時鐘C，是能夠有望做到到達(dá)芯片的輸入時鐘信號的占空比保持50%的。
技術(shù)實現(xiàn)思路
鑒于上述現(xiàn)有技術(shù)存在的不足，本專利技術(shù)的目的是提出一種低噪聲的占空比恢復(fù)電路，以獲得低噪聲狀態(tài)下理想的50%左右的占空比。本專利技術(shù)目的的一種實現(xiàn)方案為一種低噪聲的占空比恢復(fù)電路，包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩個版本，且基于鎖相環(huán)的反饋信號D和參考時鐘C構(gòu)成，其特征在于對于下降沿對準(zhǔn)，觸發(fā)器的輸出滿足ga+1 = ￡)_g*;對于上升沿對準(zhǔn)，觸發(fā)器的輸出滿足Qx+1 = D*Qn +CmQn。進(jìn)一步地，所述觸發(fā)器的數(shù)據(jù)端預(yù)置有可切換的I或O。應(yīng)用本專利技術(shù)的技術(shù)方案，其顯著優(yōu)點體現(xiàn)為可以將時鐘的占空比恢復(fù)到理想的50%左右，同時又能保證至少有上升延或下降延中的一個具有低噪聲性能，而且電路簡單，成本低。附圖說明圖I是傳統(tǒng)芯片外部時鐘信號經(jīng)PCB走線后占空比嚴(yán)重偏離的示意圖；圖2是本專利技術(shù)恢復(fù)電路在下降沿對準(zhǔn)一優(yōu)選實施例的結(jié)構(gòu)示意圖；圖3是本專利技術(shù)恢復(fù)電路在上升沿對準(zhǔn)一優(yōu)選實施例的結(jié)構(gòu)示意圖；圖4是本專利技術(shù)恢復(fù)電路在下降沿對準(zhǔn)一較佳實施例的結(jié)構(gòu)示意圖；圖5是本專利技術(shù)恢復(fù)電路在上升沿對準(zhǔn)一較佳實施例的結(jié)構(gòu)示意圖。具體實施方式以下便結(jié)合實施例附圖，對本專利技術(shù)的具體實施方式作進(jìn)一步的詳述，以使本專利技術(shù)技術(shù)方案更易于理解、掌握。本專利技術(shù)為調(diào)制獲得低噪聲的50%左右的占空比，創(chuàng)新提出了一種占空比恢復(fù)電路。其包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩部分，且基于鎖相環(huán)的反饋信號D和參考時鐘C構(gòu)成，其中該恢復(fù)電路實際有效只在上升沿對準(zhǔn)或下降沿對準(zhǔn)中的一個具有低噪聲性能。從優(yōu)選實施例的具體方案來看，如圖2所示，是本專利技術(shù)恢復(fù)電路下降沿對準(zhǔn)的電路示意圖。其原理說明如下。鎖相環(huán)的反饋信號D具有50%占空比但抖動大，鎖相環(huán)的參考時鐘C抖動低但占空比差。鎖相環(huán)的鑒頻鑒相器PFD可以使D信號和C信號的上升沿或者下降沿對準(zhǔn)。對于下降沿對準(zhǔn)的PFD，根據(jù)下降沿對準(zhǔn)的要求通過真值表可計算得到邏輯公式·ga+1 = D*QS +C^Qk。進(jìn)而得到如圖2所示的優(yōu)選實施例電路圖。通過邏輯選擇電路，使D的上升沿和C的下降沿分別控制觸發(fā)器的翻轉(zhuǎn)，也就是輸出Q的下降沿由D決定而上升沿有C決定。如圖3所示，是本專利技術(shù)恢復(fù)電路上升沿對準(zhǔn)的電路示意圖。其原理說明如下。鎖相環(huán)的反饋信號D具有50%占空比但抖動大，鎖相環(huán)的參考時鐘C抖動低但占空比差。鎖相環(huán)的鑒頻鑒相器PFD可以使D信號和C信號的上升沿或者下降沿對準(zhǔn)。對于上升沿對準(zhǔn)的PFD，根據(jù)上升沿對準(zhǔn)的要求通過真值表可計算得到邏輯公式ρ +1 = +c。進(jìn)而得到如圖3所示的優(yōu)選實施例電路圖。通過邏輯選擇電路，使D的下降沿和C的上升沿分別控制觸發(fā)器的翻轉(zhuǎn)，也就是輸出Q的上升沿由D決定而下降沿有C決定。再從本專利技術(shù)一改進(jìn)的電路結(jié)構(gòu)來看，如圖4和圖5所示。改進(jìn)的電路通過在觸發(fā)器數(shù)據(jù)端預(yù)置數(shù)，無需等待數(shù)據(jù)穩(wěn)定，因此可以顯著提高占空比恢復(fù)電路的工作頻率。由于觸發(fā)器輸入數(shù)據(jù)由輸出反饋決定，如果在時鐘上升沿來到時反饋信號還沒有穩(wěn)定就可能導(dǎo)致錯誤狀態(tài)，限制了工作頻率。在數(shù)據(jù)端提前選擇輸出信號相反的邏輯可以消除原始版本所需的等待時間。如果輸出Q為低則數(shù)據(jù)端切換為高。反之，如果輸出Q為高則數(shù)據(jù)端切換為低。時鐘端操作和原始版本相似，每當(dāng)輸出翻轉(zhuǎn)立即切換到另一組輸入，等待其上升沿的到來觸發(fā)下一組輸出翻轉(zhuǎn)。綜上所述可見，應(yīng)用本專利技術(shù)的技術(shù)方案，其顯著優(yōu)點體現(xiàn)為可以將時鐘的占空比恢復(fù)到理想的50%左右，同時又能保證至少有上升延或下降延中的一個具有低噪聲性能，而且電路簡單，成本低。本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種低噪聲的占空比恢復(fù)電路，包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩個版本，且基于鎖相環(huán)的反饋信號D和參考時鐘C構(gòu)成，其特征在于：對于下降沿對準(zhǔn)，觸發(fā)器的輸出滿足？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？；對于上升沿對準(zhǔn)，觸發(fā)器的輸出滿足。2011204738609100001dest_path_image002.jpg,2011204738609100001dest_path_image004.jpg

【技術(shù)特征摘要】
1.一種低噪聲的占空比恢復(fù)電路，包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩個版本，且基于鎖相環(huán)的反饋信號D和參考時鐘C構(gòu)成，其特征在于對于下降沿對準(zhǔn)，觸發(fā)器的輸出滿足0+1 = D^Qn ...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：劉揚(yáng)，應(yīng)峰，何德軍，周之栩，牟陟，
申請(專利權(quán))人：蘇州思瑞浦微電子科技有限公司，
類型：實用新型
國別省市：