本發明專利技術公開了一種在銅制程MIM電容工藝中采用對準標記的方法，其屬于集成電路制造技術，具體包括：用光刻膠打開前工藝層次的對準標記并用該光刻膠擋住其他區域；進行蝕刻工藝并留下銅；淀積MIM電容層，將留下的銅作為光刻對準標記；上述技術方案的有益效果是：提高了芯片空間的利用率，節省了芯片資源；采用低等級的掩膜版，降低了掩膜版的成本；減少了增加氮化硅這道工藝，降低了工藝成本。
【技術實現步驟摘要】
本專利技術涉及集成電路制造技術，尤其涉及一種在銅制程MIM電容工藝中采用對準標記的方法。
技術介紹
隨著集成電路技術的不斷縮微，目前主流的集成電路制造已經進入了 65nm甚至更小的階段。隨著線寬的減小和成本的增加，芯片上的空間也變得寸土寸金。怎樣減少芯片切割道所占用的芯片空間以增加半導體器件的擺放空間以及降低成本已成為了業界研究的主要課題之一。目前業界在銅制程MIM (Metal Injection Molding,金屬注射成形)電容工藝中都會有三個工藝層次對準標記層(alignment mark layer);上基板層和下基板層。如圖I所示，其中對準標記層是在芯片切割道上做出用于上基板層和下基板層光刻對準的標記(alignment mark)。上基板層和下基板層的作用是做出整個MIM電容器件。由于對準標記層需要做出新的對準標記供上基板層和下基板層使用，所以也占用了相應的切割道空間。如果不使用對準標記層就會造成如圖2所示，由于MIM電容層中有一層鋁(AL)導致不透光并且沒有高度差，從而導致上基板層和下基板層沒有光刻對準用的對準標記。目前業界的做法是O如圖3所示，在氮化硅層上用光刻膠做出對準標記2)如圖4所示，用蝕刻在氮化硅層上做出對準標記并去除光刻膠3)如圖5所示，淀積MIM電容層，由于淀積MIM電容層后對準標記仍有高度差，所以可以用來做上基板層和下基板層光刻的對準標記。
技術實現思路
根據現有技術中存在的缺陷，現提供一種在銅制程MM電容工藝中采用對準標記的方法，具體包括一種在銅制程MM電容工藝中采用對準標記的方法，所述銅制程MM電容工藝包括三個工藝層次對準標記層、上基板層和下基板層；所述上基板層和所述下基板層用于做出整個MIM電容器件，所述對準標記層用于做出供所述上基板層和所述下基板層使用的對準標記；所述對準標記層上還包括金屬介電層；其中，具體步驟包括步驟a，開始MM電容工藝，將所述MM電容工藝分為三個工藝層次對準標記層、上基板層和下基板層，所述對準標記層上還包括一個金屬介電層作為所述對準標記層的前工藝層次；步驟b，用光刻膠打開所述對準標記層的前工藝層次的對準標記，所述光刻膠擋住所述前工藝層次上除所述對準標記的其他區域；步驟C，進行蝕刻工藝，所述前工藝層次會被蝕刻掉，只留下銅部分，所述銅部分即為需要的對準標記；步驟d，淀積所述上基板層和所述下基板層。優選的，該在銅制程MM電容工藝中采用對準標記的方法，其特征在于，所述上基板層和所述下基板層共同構成MIM電容層。優選的，該在銅制程MIM電容工藝中采用對準標記的方法，其特征在于，所述步驟d中，在淀積所述上基板層和所述下基板層之后，所述對準標記存在高度差，即所述對準標記作為所述上基板層和所述下基板層光刻時的對準標記。上述技術方案的有益效果是1)由于利用前工藝層次的對準標記，所以節省了原本對準標記層所用的空間，提高了芯片空間的利用率，節省有限的芯片資源；2)本專利技術的對準標記掩膜版只需要打開前工藝層次的大塊對準標記，所以本專利技術的對準標記掩膜版由于對掩膜版精度要求更低所以可以采用更低等級的掩膜版，這樣可以降低掩膜版的成本；3)本專利技術利用前工藝層次的對準標記所以無需淀積一層氮化硅層用來制作新的對準標記，這樣可以減少一道工藝，降低工藝成本。附圖說明圖I是現有技術中MIM電容工藝的工藝層次示意圖2是現有技術中不采用對準標記的示意圖3-5是現有技術中采用對準標記的工藝示意圖6-8是本專利技術的實施例中采用對準標記的工藝示意圖。其中I是金屬介電層，2是MM電容層上方的氮化硅層，3是光刻膠，4是MM電容層(包括上基板層和下基板層)，5是銅。具體實施例方式下面結合附圖和具體實施例對本專利技術作進一步說明，但不作為本專利技術的限定。本專利技術的一個實施例的具體構造與現有技術類似，如圖I所示，分為三個工藝層次對準標記層、上基板層和下基板層，其中對準標記層上還包括一個金屬介電層(未示出)作為前工藝層次；該對準標記層是在芯片切割道上做出用于上基板層和下基板層光刻對準的標記；上基板層和下基板層的作用是做出整個MM電容器件，因此上基板層和下基板層共同構成MIM電容層；本專利技術的實施例中，由于不需要新制作對準標記，因此無需淀積一層氮化娃層。具體步驟包括如圖6所示，用光刻膠打開前工藝層次(在本實施例中即指金屬介電層)的對準標記，并用光刻膠擋住除該對準標記之外的其他區域；如圖7所示，進行蝕刻工藝，由于蝕刻對于金屬介電層和銅有很高的蝕刻選擇比，因此在蝕刻時，金屬介電層部分被完全蝕刻掉，并留下銅部分；如圖8所示，淀積MIM電容層，由于淀積MIM電容層后，由于留下了銅部分，對準標記仍存在一定的高度差(即圖8中的溝槽部分)，因此該銅部分也可以用來作為上基板層和下基板層的光刻對準標記。由于本專利技術的實施例中，利用了前工藝層次的對準標記，所以節省了原本對準標記層所占用的相應切割道空間，提高了芯片空間的利用率，節省了有限的芯片資源；相對于現有技術中新增加一層對準標記而言，本專利技術的實施例中由于不需要新增對準標記，所以無需淀積一層氮化硅，節省了一道工藝，降低了工藝成本。以上所述僅為本專利技術較佳的實施例，并非因此限制本專利技術的實施方式及保護范圍，對于本領域技術人員而言，應當能夠意識到凡運用本專利技術說明書及圖示內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本專利技術的保護范圍內。權利要求1.一種在銅制程MM電容工藝中采用對準標記的方法，所述銅制程MM電容工藝包括三個工藝層次對準標記層、上基板層和下基板層；所述上基板層和所述下基板層用于做出整個MIM電容器件，所述對準標記層用于做出供所述上基板層和所述下基板層使用的對準標記；所述對準標記層上還包括金屬介電層；其特征在于，具體步驟包括步驟a，開始MM電容工藝，將所述MM電容工藝分為三個工藝層次對準標記層、上基板層和下基板層，所述對準標記層上還包括一個金屬介電層作為所述對準標記層的前工藝層次；步驟b，用光刻膠打開所述對準標記層的前工藝層次的對準標記，所述光刻膠擋住所述前工藝層次上除所述對準標記的其他區域；步驟C，進行蝕刻工藝，所述前工藝層次會被蝕刻掉，只留下銅部分，所述銅部分即為需要的對準標記；步驟d，淀積所述上基板層和所述下基板層。2.如權利要求I所述的在銅制程MIM電容工藝中采用對準標記的方法，其特征在于，所述上基板層和所述下基板層共同構成MM電容層。3.如權利要求I所述的在銅制程MIM電容工藝中采用對準標記的方法，其特征在于，所述步驟d中，在淀積所述上基板層和所述下基板層之后，所述對準標記存在高度差，即所述對準標記作為所述上基板層和所述下基板層光刻時的對準標記。全文摘要本專利技術公開了一種在銅制程MIM電容工藝中采用對準標記的方法，其屬于集成電路制造技術，具體包括用光刻膠打開前工藝層次的對準標記并用該光刻膠擋住其他區域；進行蝕刻工藝并留下銅；淀積MIM電容層，將留下的銅作為光刻對準標記；上述技術方案的有益效果是提高了芯片空間的利用率，節省了芯片資源；采用低等級的掩膜版，降低了掩膜版的成本；減少了增加氮化硅這道工藝，降低了工藝成本。文檔編號H01L23/544GK102938364SQ20121043246公開日2013年2月20日 申請日期2012年11月2日 優先權日201本文檔來自技高網...
【技術保護點】
一種在銅制程MIM電容工藝中采用對準標記的方法，所述銅制程MIM電容工藝包括三個工藝層次：對準標記層、上基板層和下基板層；所述上基板層和所述下基板層用于做出整個MIM電容器件，所述對準標記層用于做出供所述上基板層和所述下基板層使用的對準標記；所述對準標記層上還包括金屬介電層；其特征在于，具體步驟包括：步驟a，開始MIM電容工藝，將所述MIM電容工藝分為三個工藝層次：對準標記層、上基板層和下基板層，所述對準標記層上還包括一個金屬介電層作為所述對準標記層的前工藝層次；步驟b，用光刻膠打開所述對準標記層的前工藝層次的對準標記，所述光刻膠擋住所述前工藝層次上除所述對準標記的其他區域；步驟c，進行蝕刻工藝，所述前工藝層次會被蝕刻掉，只留下銅部分，所述銅部分即為需要的對準標記；步驟d，淀積所述上基板層和所述下基板層。
【技術特征摘要】
【專利技術屬性】
技術研發人員：鄭海昌，朱駿，張旭昇，
申請(專利權)人：上海華力微電子有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。