本發(fā)明專利技術(shù)公開了一種在Ⅲ-Ⅴ化合物半導(dǎo)體襯底制作超淺結(jié)的方法，包括：清洗具有外延層的單晶襯底；在該外延層用硫化銨或其他液體的表面鈍化，在該鈍化表面沉積介質(zhì)作為阻擋層，以借助低溫退火工藝將硫或其他元素?cái)U(kuò)散到單晶襯底以形成超淺結(jié)；或者，在單晶襯底上沉積大原子難熔金屬作為擴(kuò)散阻擋層將Ni、Ti以及它們的組合，以借助低溫退火工藝擴(kuò)散到單晶襯底以形成超淺結(jié)；或者，在鈍化表面沉積大原子難熔金屬作為擴(kuò)散阻擋層將擴(kuò)散金屬Ni、Ti以及它們的組合和鈍化元素，以借助低溫退火工藝擴(kuò)散到單晶襯底以形成具有混合相的超淺結(jié)。本發(fā)明專利技術(shù)提供的制作超淺結(jié)的方法，解決了在柵長(zhǎng)到90nm以下時(shí)器件的源/漏問題，進(jìn)而提高Ⅲ-Ⅴ化合物半導(dǎo)體MOS器件的性能。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及半導(dǎo)體集成電路
，尤其涉及一種在III - V化合物半導(dǎo)體襯底制作超淺結(jié)的方法，該超淺結(jié)可以應(yīng)用于柵長(zhǎng)低于IOOnm的III- V化合物基MOSFET器件。
技術(shù)介紹
隨著器件特征尺寸縮小到100納米技術(shù)代及以后，繼續(xù)縮小加工尺寸將遇到一系列器件物理的限制和互連問題的嚴(yán)重影響，為了彌補(bǔ)關(guān)鍵尺寸縮小給傳統(tǒng)平面型晶體管帶來的負(fù)面效應(yīng)，圍繞實(shí)現(xiàn)全耗盡型晶體管和開發(fā)新型晶體管材料，主要有三種解決方案:轉(zhuǎn)向立體型晶體管結(jié)構(gòu)、轉(zhuǎn)向全耗盡型技術(shù)以及轉(zhuǎn)向III- V族技術(shù)。在這三種方案中，盡管Intel將推出量產(chǎn)的基于22nmFin-FET工藝的ivy bridge處理器,然而從長(zhǎng)遠(yuǎn)看來娃基材料由于其本身物理性質(zhì)(如載流子遷移率相對(duì)較低)等的制約，性能很難再有很大提升。 而在硅上外延III- V和Ge，分別利用它們的高電子及空穴遷移率，愈將成為大勢(shì)所趨。而III-V族MOSFET器件工藝發(fā)展至今，仍存在部分技術(shù)難點(diǎn)。其中如何用簡(jiǎn)便兼容的方法，尤其是在納米級(jí)小尺寸器件的超薄源漏方面將會(huì)使制約器件發(fā)展的一個(gè)瓶頸之一。針對(duì)超薄源漏，單分子層摻雜(monolayer doping,MLD) 一種易于實(shí)施、可靠的方法,就是利用III - V族晶體豐富的表面化學(xué)作用和自限制單分子層構(gòu)建反應(yīng)。MLD工藝對(duì)于不同納米結(jié)構(gòu)材料的P型和η型摻雜都同樣適用，不論是自頂向下或者是自底向上技術(shù)也同樣適用；或者采用大原子材料作為擴(kuò)散阻擋層，將小原子的Ni、Ti或它們的合金在退熱方式下將其推進(jìn)襯底層形成金屬合金結(jié)，已形成成源漏區(qū)，再采用選擇性刻蝕將阻擋層金屬和殘留擴(kuò)散金屬去除。這個(gè)研究主要集中在器件源漏區(qū)域上，隨著器件尺寸的減小源漏的寄生電阻已成了影響器件性能的主要問題之一，這個(gè)問題已經(jīng)成為了本領(lǐng)域研究的熱點(diǎn)。如果能找到一個(gè)簡(jiǎn)單易行的方案形成超淺結(jié)能能很高的提高小尺寸器件的性能。
技術(shù)實(shí)現(xiàn)思路
(一 )要解決的技術(shù)問題有鑒于此，本專利技術(shù)的主要目的在于提供一種在III - V化合物半導(dǎo)體襯底制作超淺結(jié)的方法，以解決100納米以下III - V族MOSFET器件的源漏問題，獲得高性能的III - V族MOSFET 器件。( 二 )技術(shù)方案為達(dá)到上述目的，本專利技術(shù)提供了一種在III - V化合物半導(dǎo)體襯底制作超淺結(jié)的方法，包括在III - V化合物半導(dǎo)體單晶襯底或外延襯底材料上沉積阻擋層，利用退火工藝將鈍化在襯底材料表面的硫擴(kuò)散至III- V化合物半導(dǎo)體襯底內(nèi)形成超淺結(jié)；或者在III - V化合物半導(dǎo)體單晶襯底或外延襯底材料上沉積大原子的難容金屬作為阻擋層，利用退火工藝將沉積在難容金屬上與III - V化合物單晶易形成合金的小原子金屬擴(kuò)散至III - V化合物半導(dǎo)體襯底表面形成合金超淺肖特基結(jié)；或者對(duì)III- V化合物襯底表面使用硫化銨形成鈍化層，以難容金屬作為阻擋層，利用退火工藝將沉積在難容金屬上與III- V化合物單晶易形成合金的金屬和硫擴(kuò)散至III- V化合物半導(dǎo)體襯底表面形成具有S-Ni混合相的合金超淺結(jié)。上述方案中，所述III - V化合物半導(dǎo)體單晶襯底為InGaAs單晶襯底、GaAs單晶襯底或InP單晶襯底，所述III - V化合物半導(dǎo)體外延襯底為InGaAs單晶襯底、GaAs單晶襯底或InP單晶襯底的異質(zhì)外延單晶材料襯底。 上述方案中，所述在III - V化合物半導(dǎo)體單晶襯底或外延襯底材料上沉積阻擋層的步驟中，阻擋層采用A1203、Si3N4或SiO2。上述方案中，所述在III - V化合物半導(dǎo)體單晶襯底或外延襯底材料上沉積阻擋層的步驟中，沉積方法采用ALD沉積、PECVD沉積或?yàn)R射，沉積溫度范圍在60 200°C之間。上述方案中，所述利用退火工藝將鈍化在襯底材料表面的硫擴(kuò)散至III - V化合物半導(dǎo)體襯底內(nèi)形成超淺結(jié)的步驟中，退火工藝采用低溫退火工藝，溫度范圍在200 600°C之間。上述方案中，所述在III - V化合物半導(dǎo)體單晶襯底或外延襯底材料上沉積大原子的難容金屬作為阻擋層的步驟中，采用濺射或蒸發(fā)來淀積大原子的難容金屬，該難熔金屬的厚度介于單個(gè)原子層與30納米之間。上述方案中，所述在III - V化合物半導(dǎo)體單晶襯底或外延襯底材料上沉積大原子的難容金屬作為阻擋層的步驟中，難融金屬采用W、Ta、Mo、TaN或Pt中的任意一種，或者采用W、Ta、Mo、TaN或Pt的任意組合。上述方案中，所述利用退火工藝將沉積在難容金屬上與III - V化合物單晶易形成合金的金屬和硫擴(kuò)散至III - V化合物半導(dǎo)體襯底表面形成具有S-Ni混合相的合金超淺結(jié)的步驟中，沉積在難容金屬上與III- V化合物單晶易形成合金的金屬采用Ti或Ni，或者采用Ti或Ni的組合。上述方案中，所述利用退火工藝將沉積在難容金屬上與III - V化合物單晶易形成合金的金屬和硫擴(kuò)散至III - V化合物半導(dǎo)體襯底表面形成具有S-Ni混合相的合金超淺結(jié)的步驟中，沉積在難容金屬上與III- V化合物單晶易形成合金的金屬是采用濺射或蒸發(fā)方法沉積在該難融金屬層上，其厚度為3-30nm。上述方案中，所述超淺結(jié)、合金超淺肖特基結(jié)或S-Ni混合相的合金超淺結(jié)，結(jié)深為5 30nm。上述方案中，所述利用退火工藝形成超淺結(jié)、合金超淺肖特基結(jié)或S-Ni混合相的合金超淺結(jié)時(shí)，采用的退火工藝包括高溫退火、尖峰退火或激光退火。(三)有益效果本專利技術(shù)提供了一種在III- V化合物半導(dǎo)體襯底制作超淺結(jié)的方法，在III- V化合物半導(dǎo)體單晶或外延襯底材料上，以沉積Al203、Si02、Si3N4作為阻擋層，借助退火工藝將鈍化在襯底材料表面的硫擴(kuò)散至III- V化合物半導(dǎo)體襯底內(nèi)以形成超淺結(jié)；或者，以難容金屬(大原子)做阻擋層，借助于退火工藝將沉積在難容金屬上的和III-V化合物單晶易形成合金的金屬(小原子)擴(kuò)散至III- V化合物表面形成合金超淺肖特基結(jié)；或者，III- V化合物襯底表面使用硫化銨形成鈍化層，以難容金屬做阻擋層，借助于退火工藝將沉積在難容金屬上的和III - V化合物單晶易形成合金的金屬和硫擴(kuò)散至III - V化合物表面形成具有S-Ni混合相的合金超淺結(jié)。采用超淺結(jié)解決小尺寸III- V化合物MOS場(chǎng)效應(yīng)晶體管的源漏問題，進(jìn)而能夠獲得高性能的III - V化合物MOS器件。附圖說明圖IA至圖IE是依照本專利技術(shù)第一實(shí)施例先在半導(dǎo)體III - V化合物襯底表面形成硫鈍化層，再沉積阻擋介質(zhì)層，最后用退火工藝形成超淺結(jié)的工藝流程圖。圖2A至圖2E是依照本專利技術(shù)第二實(shí)施例先在半導(dǎo)體III - V化合物襯底表面襯底大原子的難熔金屬30nm W,再沉積20nm Ni作為擴(kuò)散金屬層,最后用退火工藝形成超淺結(jié)的工藝流程圖。圖3A至圖3F是依照本專利技術(shù)第三實(shí)施例先在半導(dǎo)體III - V化合物襯底表面形成硫鈍化，再沉積大原子的難熔金屬30nm W作為阻擋層，再沉積20nm Ni作為擴(kuò)散金屬層，最后 用退火工藝形成超淺結(jié)的工藝流程圖。圖4A至圖4E是依照本專利技術(shù)實(shí)施例將超淺結(jié)集成在MOSFET器件制作MOSFET器件的工藝流程圖。具體實(shí)施例方式為使本專利技術(shù)的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本專利技術(shù)進(jìn)一步詳細(xì)說明。為了方便說明，放大或縮小了層與區(qū)域的厚度，所示大小并不代表實(shí)本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種在Ⅲ？Ⅴ化合物半導(dǎo)體襯底制作超淺結(jié)的方法，其特征在于，包括：在Ⅲ？Ⅴ化合物半導(dǎo)體單晶襯底或外延襯底材料上沉積阻擋層，利用退火工藝將鈍化在襯底材料表面的硫擴(kuò)散至Ⅲ？Ⅴ化合物半導(dǎo)體襯底內(nèi)形成超淺結(jié)；或者在Ⅲ？Ⅴ化合物半導(dǎo)體單晶襯底或外延襯底材料上沉積大原子的難容金屬作為阻擋層，利用退火工藝將沉積在難容金屬上與Ⅲ？Ⅴ化合物單晶易形成合金的小原子金屬擴(kuò)散至Ⅲ？Ⅴ化合物半導(dǎo)體襯底表面形成合金超淺肖特基結(jié)；或者對(duì)Ⅲ？Ⅴ化合物襯底表面使用硫化銨形成鈍化層，以難容金屬作為阻擋層，利用退火工藝將沉積在難容金屬上與Ⅲ？Ⅴ化合物單晶易形成合金的金屬和硫擴(kuò)散至Ⅲ？Ⅴ化合物半導(dǎo)體襯底表面形成具有S？Ni混合相的合金超淺結(jié)。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：劉洪剛，薛百清，常虎東，王盛凱，孫兵，趙威，郭浩，王虹，韓樂，劉桂明，
申請(qǐng)(專利權(quán))人：中國(guó)科學(xué)院微電子研究所，
類型：發(fā)明
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。